完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,
我在实施过程中遇到了这个问题,XSTsays: 错误:NgdBuild:455 - 逻辑网'bite_status_count'有多个驱动程序:blockInst_mpm_top_BITE_controller上的引脚G /带有typeGND的Inst_mpm_BITE_input_rf_sar / XST_GND,带有typeGND的blockInst_mpm_top_BITE_controller / Inst_mpm_BITE_continuous_rf / XST_GND上的引脚G 但是,信号“bite_status_count”仅连接到moduleInst_mpm_BITE_continuous_rf。 已经从#13873阅读,但所有建议的解决方案都不起作用。 谢谢。 以上来自于谷歌翻译 以下为原文 Hi, I have this issue during Implementation, XST says : ERROR:NgdBuild:455 - logical net 'bite_status_count<1>' has multiple driver(s): pin G on block Inst_mpm_top_BITE_controller/Inst_mpm_BITE_input_rf_sar/XST_GND with type GND, pin G on block Inst_mpm_top_BITE_controller/Inst_mpm_BITE_continuous_rf/XST_GND with type GND However, the signal "bite_status_count" is only connected to the module Inst_mpm_BITE_continuous_rf. Already read from AR# 13873, but all suggested solutions do not work. Thanks. |
|
相关推荐
3个回答
|
|
@k***ernardo,
向我们展示正在驱动bite_status_count的实际代码/ RTL。 否则很难发表评论! -------------------------------------------------- -------------------------------------------------- ---- FPGA爱好者!------------------------------------------- -------------------------------------------------- ----------- 以上来自于谷歌翻译 以下为原文 @k***ernardo, Show us the actual code/RTL where bite_status_count is being driven. Else it is difficult to comment! -------------------------------------------------------------------------------------------------------- FPGA enthusiast! -------------------------------------------------------------------------------------------------------- |
|
|
|
嗨@ k***ernardo,
您可以查看AR#13206,看看它们是否适用于您的场景? 谢谢&amp; 问候, A.Shameer 以上来自于谷歌翻译 以下为原文 Hi @k***ernardo, Could you please check with the AR#13206 and see if any of them applies for your scenario? Thanks & Regards, A.Shameer |
|
|
|
我也检查了AR#13206,但我仍然有错误。
不幸的是,我无法发布代码。 以上来自于谷歌翻译 以下为原文 I've also checked AR#13206, but I still have the error. Unfortunately, I can't post the code. |
|
|
|
只有小组成员才能发言,加入小组>>
2322 浏览 7 评论
2734 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2217 浏览 9 评论
3295 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2369 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
655浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
463浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
222浏览 1评论
669浏览 0评论
1861浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-10-1 09:27 , Processed in 1.178550 second(s), Total 50, Slave 44 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号