完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
嗨，我的设计中有两个dcms。
外部时钟进入一个dcm，用于导出两个不同的时钟。 这个dcm的o / p之一是第二个dcm的输入。 我的设计合理正确，但我在翻译中遇到以下错误： 错误：NgdBuild：455 - 逻辑网络有多个驱动程序： 我尝试从Synthesize属性中取消选择Add I / O buffer。 我应该如何消除这个错误。 请帮忙.....！ 提前致谢。 
0
|
|
相关推荐
4个回答
|
|
|
嗨，
设计中实例化的两个DCM是否来自Core生成器？ 如果是这样，我建议将第二个DCM的时钟源输入更改为bufg而不是IBUF。默认情况下，DCM生成核心，将IBUF添加到时钟输入。您可以检查核心生成的hdl中BUFG / IBUF实例的详细信息 文件。 我希望这有帮助。 谢谢，Achutha -------------------------------------------------- -------------------------------------------请注意 - 请标记答案 如果提供的信息有用，请“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢Kudos .------------------------ -------------------------------------------------- -------------- 在原帖中查看解决方案 |
|
|
|
|
|
嗨，
设计中实例化的两个DCM是否来自Core生成器？ 如果是这样，我建议将第二个DCM的时钟源输入更改为bufg而不是IBUF。默认情况下，DCM生成核心，将IBUF添加到时钟输入。您可以检查核心生成的hdl中BUFG / IBUF实例的详细信息 文件。 我希望这有帮助。 谢谢，Achutha -------------------------------------------------- -------------------------------------------请注意 - 请标记答案 如果提供的信息有用，请“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢Kudos .------------------------ -------------------------------------------------- -------------- |
|
|
|
|
|
嗨，
观察技术查看器中的NET连接（后合成）。 还要确保第一个DCM的输出和第二个DCM的输入之间没有IBUFG。 问候，赛义德 -------------------------------------------------- -------------------------------------------请注意 - 请标记答案 如果提供的信息有用，请“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢Kudos .------------------------ -------------------------------------------------- ------------------- |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2388 浏览 7 评论
2804 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2270 浏览 9 评论
3338 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2440 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
768浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
551浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
386浏览 1评论
1975浏览 0评论
692浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1180
评论
淘帖
10932
