完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
亲爱的读者们，
我有一个RTL，一切正常。 模拟没问题。 生成编程文件没有任何问题。 没有修剪硬件。 但是，当我尝试执行HW协同仿真时，我得到一些关于多个网络驱动程序，非法加载等的ngdbuild和xflow错误。我也试图通过启用或禁用IO buff来解决问题，但我仍然卡住了。 错误如下所示。 任何帮助将受到高度赞赏。 最好的祝福， 欧麦尔 
0
|
|
相关推荐
4个回答
|
|
|
我找到了解决方案，但我不知道原因。
首先右键单击sythesis，然后处理属性，然后单击xilinx特定选项，然后禁用IO缓冲区。 接下来，对于HW协同仿真，启用增量链接。 不执行上述任何一项操作会导致出现错误。 谢谢。 在原帖中查看解决方案 |
|
|
|
|
|
嗨，
这是ISIM HW CO-SIM还是Sysgen HW CO-SIM？ 请查看以下链接，了解可能的原因和解决方法，有点旧，但我认为概念保持不变 http://www.xilinx.com/support/answers/13206.htm 如果它没有帮助上传您的测试项目进行调查。 问候， Vanitha -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索， 您可能会找到相关信息。请留下帖子 - “接受为解决方案”，如果提供的信息有用且回复，请给予赞誉 |
|
|
|
|
|
|
|
|
|
|
|
我找到了解决方案，但我不知道原因。
首先右键单击sythesis，然后处理属性，然后单击xilinx特定选项，然后禁用IO缓冲区。 接下来，对于HW协同仿真，启用增量链接。 不执行上述任何一项操作会导致出现错误。 谢谢。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2415 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2458 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1105浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
444浏览 1评论
2002浏览 0评论
725浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
810
评论
淘帖
2489
