完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我继续得到这个错误,它让我发疯,我无法找到解决方案,因为谷歌现在知道,也不能在论坛上找到解决方案。
我得到的错误是: 警告:NgdBuild:478 - 带有时钟驱动器的时钟网din_int buf2驱动器没有警告:NgdBuild:478 - 带时钟驱动器的时钟网din_int buf1驱动器没有 我从中得知时钟不是驱动buf2,buf1设备对吗? 如果你可以帮助我解决问题或解释错误稍微更多将是非常有用的。 克里斯 使用Spartan-II PQ208,如果有帮助的话 消息由chris10230于04-27-2009 08:57 AM编辑 以上来自于谷歌翻译 以下为原文 I keep on getting this error and it is driving me crazy i have not been able to find a solution to it as google does now know and nor can i find a solution here on the forum. The error i get is: WARNING:NgdBuild:478 - clock net din_int<5> with clock driver buf2 drives no WARNING:NgdBuild:478 - clock net din_int<4> with clock driver buf1 drives no I gather from this that the clock is not driving buf2, buf1 devices right? If you can either help me solve the problem or explain what the error is slightly more would be extremely useful. Chris Using Spartan-II PQ208, if that helps at all Message Edited by chris10230 on 04-27-2009 08:57 AM |
|
相关推荐
3个回答
|
|
您的帖子中会显示实际消息。
请注意,这只是一个警告,而不是错误。 我将其解释为buf1和buf2由时钟驱动,但buf1和buf2的输出(分别为din_int和din_int)没有连接到任何东西。 他们应该或者这是一个不关心的情况吗? 一种可能让这种警告消失的方法是使用这些时钟为每个时钟设置触发器。 然后它们将被使用,然后消息就会消失。 只需确保此测试硬件没有得到优化。 约翰 以上来自于谷歌翻译 以下为原文 The actual message appears cut off in your post. Note that this is only a WARNING, and not an ERROR. I interpret this as buf1 and buf2 are driven by a clock, but the outputs of buf1 and buf2 (din_int<4> and din_int<5>, respectively) aren't connected to anything. Should they be or is this a don't care situation? One way you might get this WARNING to go away temporariliy is to clock flip flops with each of these clocks. They will then be used and then message should go away. Just make sure this test hardware doesn't get optimized out. John |
|
|
|
感谢您的回复,我将在明天尝试,但如果它看起来切断了那就是整个答案。
除非xilinx正在削减它...... 以上来自于谷歌翻译 以下为原文 Thanks for the reply and i will try it out tomorrow but that was the whole answer if it does look cut off. Unless xilinx is cutting it off itself... |
|
|
|
|
|
|
|
只有小组成员才能发言,加入小组>>
2423 浏览 7 评论
2824 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2465 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1195浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
590浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
452浏览 1评论
2006浏览 0评论
731浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-24 12:09 , Processed in 1.758421 second(s), Total 82, Slave 65 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号