[问答]

路由中的乐观中间时序导致Vivado 2017.1/2中出现负面松弛

问答对人有帮助，内容完整，我也想知道答案 0 大家好，我正在使用Vivado 2017.1 / 2为KU115实现一个复杂的设计，并且我会不时地得到轻微的负面松弛（> -0.1ns）。用2017.1检查runme.log，我注意到路由中的最后一个“中间时序摘要”有一个0.029ns的正余量，所以路由器将停止，但是“后路由时序摘要”报告负的松弛-0.106ns并发布路由物理优化无法修复它。我知道中间时序摘要不会100％准确，但我希望它更加悲观，以便路由器将花费更多精力来满足时序要求。我使用的路由策略是Explore。中间时序摘要来自“阶段6.1保持修复Iter”，但摘要中也没有保持违规。我也尝试2017.2一个实现，它符合时间。但是，中间时序摘要再次优于后置路由，0.038 ns VS 0.011 ns。所以我认为路由器仍然有可能提前停止，这将导致路由后的负面松弛。这是预期的吗？如果是的话，解决它的方法是什么？谢谢，吉米以上来自于谷歌翻译以下为原文 Hi All, I am implementing a complex design for KU115 with Vivado 2017.1/2 and from time to time I will get slightly negative slack (> -0.1ns). Checking the runme.log with 2017.1, I noticed that the last "Intermediate Timing Summary" in routing has a positive slack of 0.029ns so the router will stop, but the "Post Route Timing Summary" reports negative slack of -0.106ns and post route physical optimisation can not fix it. I understand that the intermediate timing summary will not be 100% accurate, but I am expecting it to be more pessimistic so that the router will spend more effort to meet timing. The routing strategy I am using is Explore. The Intermediate Timing Summary is from "Phase 6.1 Hold Fix Iter", but there is no hold violation in the summary either. I also try 2017.2 for one implementation and it meets timing. However, again the intermediate timing summary is better than the post route, 0.038 ns VS 0.011 ns. So I think there is still a chance that the router will stop earlier than it should, which will result in negative slack after routing. Is this expected? If yes, what's the method to work around it? Thanks, Jimmy 0
2018-11-1 16:13:49　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × asd008 该类别下有 32 个回答。邀请回答 aaaa321 该类别下有 27 个回答。邀请回答 doublelove 该类别下有 26 个回答。邀请回答 vynywrwr 该类别下有 21 个回答。邀请回答 hgjhgd 该类别下有 19 个回答。邀请回答 bwerwer 该类别下有 18 个回答。邀请回答 hanyan533 该类别下有 18 个回答。邀请回答 Jaionm 该类别下有 18 个回答。邀请回答 handsomelchcpp 该类别下有 17 个回答。邀请回答 wang2222222 该类别下有 17 个回答。邀请回答 binro 该类别下有 16 个回答。邀请回答 ningee 该类别下有 16 个回答。邀请回答 myf888 该类别下有 15 个回答。邀请回答 wznnzw 该类别下有 15 个回答。邀请回答 zcy615 该类别下有 14 个回答。邀请回答 wanglinhua2627 该类别下有 14 个回答。邀请回答 guotong1984 该类别下有 14 个回答。邀请回答 yhxc 该类别下有 14 个回答。邀请回答 armortech 该类别下有 14 个回答。邀请回答 60user25 该类别下有 14 个回答。邀请回答举报周雯葭相关推荐 • 如何消除负面松弛？ 612 • 如何为管道设计插入寄存器并进行重定时？ 869 • 下载Xilinx Vivado 2017.1时出错 4060 • 2017.1 VIVADO崩溃 2590 • Vivado 2017.1错误：[约束18-4613]找不到功能PartialReconfiguration的有效许可证 2468 • 时序报告指出我的块ram源和目标存在负面松弛的原因？ 1018 • 设计Artix-7中的双向ddr i/o电路时序约束失败的原因是什么？ 1810 • zigbee指定地址会影响走路由中继吗？ 2140 • 可以在Vivado时序分析器工具中指定温度和电压值来估算设计时序吗？ 4642 • 程序中出现了野指针会导致什么后果？ 318 1个回答

答案对人有帮助，有参考价值 0 嗨，我也看到在“Post Router Timing”为0.024的实现中，但最终的时序报告是-0.082。有问题的路径与复位信号有关，并连接为：FDRE / Q - > BUFG - >逆变器 - > FDRE / R. 如果这对你有意义，请告诉我。谢谢，吉米以上来自于谷歌翻译以下为原文 Hi, I am also seeing in an implementation where "Post Router Timing" is 0.024, but the final timing report is -0.082. The problematic paths are related to a reset signal and is connected as: FDRE/Q -> BUFG -> inverter -> FDRE/R. Please let me know if this mean anything to you. Thanks, Jimmy

2018-11-1 16:26:22 评论举报王婷