完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
868
|
大家好，
我需要为管道设计插入寄存器并进行重定时以改善负面松弛。 在vivado中是否有内置的方法来执行此操作。 我尝试了phys_opt_design -retime，但它没有改善松弛。 此外，还有一种方法可以通过vivado在生成的网表中插入寄存器。 谢谢 Ausaf 
0
|
|
相关推荐
7个回答
|
|
|
嗨，通过vivado在生成的网表中插入寄存器.-->没有办法，也不建议手动更新网表。您可以使用寄存器流水线更改RTL并再次运行综合更新网表。谢谢，Yash
|
|
|
|
|
|
|
|
|
|
|
|
A，更改RTL意味着您必须自己设计管道。
将逻辑云分解为较小的云并在其间插入FF。 如果你粘贴了那个有问题的代码以及失败的时序路径，也许可以给出一个更好的建议.RegardsVlad 弗拉迪斯拉夫·穆拉文 |
|
|
|
|
|
>>我需要为管道设计插入寄存器并进行重新定时如果您插入寄存器，则需要手动更改RTL设计。
它不是一个自动化过程。 这通常不是重新定时，而是重新设计您的管道。 有一个称为重定时的物理设计工具功能，其中工具将一些逻辑从一组寄存器转移到另一组寄存器，同时保持管道功能正确（即使中间阶段行为发生变化），这在当前版本的Vivado中似乎不起作用 。 在ISE中，这相对较好。 - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。 |
|
|
|
|
|
|
|
|
|
|
|
你好，
Vivado 2015.4中自动流水线重定时的状态如何？ 它现在真的像在ISE中那样工作吗？ 它仍然由“phys_opt_design - retime”实现吗？ 我以前在ISE中非常依赖它。 什么是最新信息？ 皮特 |
|
|
|
|
|
它有效，请访问：http：//www.xilinx.com/support/answers/65410.html
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2380 浏览 7 评论
2797 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2262 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2428 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
755浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
543浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
365浏览 1评论
1961浏览 0评论
681浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
850
