完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，
我的设计在合成中使用141.5 BRAM瓦片。 但是，在Zynq中可以使用140 BRAM瓦片。 实施后，这个数量下降到133瓦。 我的问题是vivado如何减少这一数量？ 实施？ 这点可以导致未来的问题吗？ Berker ISIK 以上来自于谷歌翻译 以下为原文 Hi, My design utilizes 141.5 BRAM tile in synthesis. But, 140 BRAM tile avaliable in Zynq. After implementation this count dropped to 133 tile. My question is how can vivado reduce this count? With implementation? Can this point cause a future problem? Berker ISIK 
0
|
|
相关推荐
3个回答
|
|
|
|
|
|
2018-10-31 16:34:24
评论
|
|
|
|
|
|
|
|
|
|
|
|
2018-10-31 17:00:29
评论
|
|
只有小组成员才能发言，加入小组>>
2380 浏览 7 评论
2797 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2262 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2428 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
755浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
543浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
365浏览 1评论
1961浏览 0评论
681浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
5904
淘帖
3164
