完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
4060
|
嗨，
我使用带有AXI BUS接口的Vivado 2016.1构建了我的设计。 我使用了2个BRAM控制器，1个Microblaze处理器。 设计成功合成。 但是Vivado工具并没有走出ROUtiNG过程。 任何人都可以帮助我们走出路由流程。 下面我附上了警告信息截图。 
0
|
|
相关推荐
4个回答
|
|
|
嗨@vuppalaI搜索了该选项（“route.enableHoldExpnBailout”），但我没有得到它。你能帮我们找到那个标志选项。
我在哪里可以得到它...... ??? |
|
|
|
|
|
嗨@ sidda123，
在tcl控制台中输入：set_param route.enableHoldExpnBailout 0 谢谢，Nupur ----------------------------------------------- --------------------------------------------- Google在发布之前提问 。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（点击星标）。 |
|
|
|
|
|
@ sidda123，
要启用该标志，您应该在VivadoTCL控制台中使用以下TCL命令： set_param route.enableHoldExpnBailout 1 --Syed -------------------------------------------------- -------------------------------------------请注意 - 请标记答案 如果提供的信息有用，请“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢Kudos .------------------------ -------------------------------------------------- ------------------- |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2384 浏览 7 评论
2800 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2264 浏览 9 评论
3336 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2431 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
759浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
548浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
371浏览 1评论
1966浏览 0评论
685浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
13888
