[问答]

LUT和FF在一个单独的切片中

问答对人有帮助，内容完整，我也想知道答案 0 嗨，是否有全局实现指令（属性）会强制实现工具将LUT和FF放在单独的片中（对FF或LUT使用单个片）？这是非理想的，也是我所知道的资源浪费......但我正在开发耐辐射设计，并且希望将FPGA的所有组件分开并彼此远离... 以上来自于谷歌翻译以下为原文 Hi, Is there a global implementation directive (attribute) that would force implemenatation tool to place LUT and FF in a separate slice (use a single slice either for FF or LUT) ? This is nonoptimal and kind of waste of resources I know ... but I'm developing radiation tolerant design and would like to keep all the components of FPGA separately and away from each other ... 0
2018-10-29 11:48:56　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × asd008 该类别下有 32 个回答。邀请回答 aaaa321 该类别下有 27 个回答。邀请回答 doublelove 该类别下有 26 个回答。邀请回答 vynywrwr 该类别下有 21 个回答。邀请回答 hgjhgd 该类别下有 19 个回答。邀请回答 bwerwer 该类别下有 18 个回答。邀请回答 hanyan533 该类别下有 18 个回答。邀请回答 Jaionm 该类别下有 18 个回答。邀请回答 handsomelchcpp 该类别下有 17 个回答。邀请回答 wang2222222 该类别下有 17 个回答。邀请回答 binro 该类别下有 16 个回答。邀请回答 ningee 该类别下有 16 个回答。邀请回答 myf888 该类别下有 15 个回答。邀请回答 wznnzw 该类别下有 15 个回答。邀请回答 zcy615 该类别下有 14 个回答。邀请回答 wanglinhua2627 该类别下有 14 个回答。邀请回答 guotong1984 该类别下有 14 个回答。邀请回答 yhxc 该类别下有 14 个回答。邀请回答 armortech 该类别下有 14 个回答。邀请回答 60user25 该类别下有 14 个回答。邀请回答举报张峰相关推荐 • 使用的LUT触发器对的数量与Slice Register和Slice LUT的关系是什么？ 11596 • 请问为什么vivado报告资源不足? 2240 • LUT和Kintex 7 FPGA芯片中的FF所需的资源 5865 • PAR报告中常用LUT-FF对的数量的较高比率是否意味着良好的设计？ 3894 • 在PlanAhead中的一个Slice中发现了LUT6实例的BEL位置的差异怎么解决？ 1797 • Kintex 7输入IO焊盘和FF（片寄存器）之间的额外LUT是什么 1679 • 为什么我会使用LUT5_L而不是RLOC？ 2970 • 如何通过report_utiliztion获得切片比率？ 1123 • 负LUT触发器与未使用的组件配对问题如何解决 1286 • Virtex-6 FPGA上的可重配置LUT无法打包 2663 1个回答

答案对人有帮助，有参考价值 0 男，从不高兴的角度来看，这样做无益。任何增加关键配置位数的策略都会使横截面变得更糟。分离资源会增加电线，这极大地增加了破坏设计的配置位。去过也做过。馊主意。不要浪费你的时间。 SEM IP是我们对烦恼的回答。如果这是空间应用程序，由于美国国务院的贸易限制，论坛中不会考虑这些因素：您必须联系您的A / D支持。 Austin Lesea主要工程师Xilinx San Jose 以上来自于谷歌翻译以下为原文 m, There is zero benefit from doing this from an upset perspective. Any strategy that increases the number of critical configuration bits makes the cross section worse. Separating resouces adds wires, which enormously increases config bits that break the design. Been there, done that. Bad idea. Do not waste your time. The SEM IP is our answer to upsets. If this is a space application, those are not considered here in the forums due to US State Department trade restrictions: you must contact your A/D support. Austin Lesea Principal Engineer Xilinx San Jose

2018-10-29 12:07:55 评论举报潘晶燕