完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
你好
我注意到综合报告在为Zynq 7Z020编译项目时显示了> 100％的资源利用率错误。 我只在项目中使用FPGA。 以下是输出的相关部分： 片逻辑分布：使用的LUT触发器对的数量：391带未使用触发器的数字：391中的-483 -123％带有未使用的LUT的数字：-771中的-771 -197％完全使用的LUT-FF对的数量 ：391中的1645 420％（*）独特控制集的数量：45 顺便说一句，我在我的项目中使用分频器IP内核，错误似乎取决于分频器输入和输出的宽度。 如果我使用16位输出和16位小数输出，我得到正确的结果： 切片逻辑分布：使用的LUT触发器对的数量：850带未使用的触发器的数量：202个中的202个23％带有未使用的LUT的数量：88个中的88个10％完全使用的LUT-FF对的数量：560个 850 65％独特控制组数：43 谁能帮我吗？ 谢谢 
0
|
|
相关推荐
3个回答
|
|
|
显然，这看起来像是报告中的一个错误。
不过它不应该阻止你产生 比特流，除非你没有发布错误。 报告中的百分比 关于使用的LUT-FF对而不是总设备资源，所以他们应该这样做 与设计是否合适无关。 - Gabor - Gabor |
|
|
|
|
|
你好
感谢您的快速回复。 你所说的是正确的，因为这只是一个警告，不应该阻止我生成一个位文件。 但是，我只是想确保这不会最终导致不必要的事情，所以我只是想确保在我开始之前。 在任何情况下，是否有一些地方我应该为此提交错误报告？ 谢谢！ |
|
|
|
|
|
除了打开Web Case之外，我不知道任何错误报告机制：
http://www.xilinx.com/support/clearexpress/websupport.htm 他们可能会希望您附加一个显示问题的简单项目 给他们如何重现它的说明。 由你决定是否这个 比你愿意报告错误更多的工作。 另请注意 Web案例优先考虑问题的严重性，因此不太可能 阻止你（除非它真的导致下游问题）然后很可能 把gat放在一边...... - Gabor - Gabor |
|
|
|
|
只有小组成员才能发言，加入小组>>
2424 浏览 7 评论
2826 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3375 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2465 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1250浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
590浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
453浏览 1评论
2008浏览 0评论
732浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1310
评论
淘帖
11668
