完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
想要了解以下术语的确切含义:
“使用的LUT触发器对的数量” “带有未使用的触发器的号码” “带有未使用LUT的数字” “最常用的LUT-FF对的数量” “独特控制集的数量” 什么是7系列的“LUT触发器对”? 它是一个LUT + 2FF吗? 或者这是否意味着每个切片都有4对LUT触发器? 谢谢, 以上来自于谷歌翻译 以下为原文 Want to understand exact meaning of the following terms: "Number of LUT Flip Flop pairs used" "Number with an unused Flip Flop" "Number with an unused LUT" "Number of ully used LUT-FF pairs" "Number of unique control sets" What's exactly the "LUT Flip Flop pair" for 7-series? Is it one LUT + 2FF? Or does this mean each slice have 4 pairs of LUT Flip Flop? Thanks,
|
|
相关推荐
4个回答
|
|
举个例子:切片逻辑利用率:切片寄存器数量:93120中的174个0%切片LUT数量:46560中的265 0%用作逻辑的数字:46560中的187 0%用作内存的数量:16720中的78个
0%用作RAM的编号:77用作SRL的编号:1Slice逻辑分布:使用的LUT触发器对的数量:314带有未使用触发器的编号:314个中的140个44%带有未使用的LUT的编号:314个中的49个15 %完全使用的LUT-FF对的数量:314个中的125个39%独特控制集的数量:15174个寄存器和265个LUT - 如果它们中的每一个都不形成一对,则171 + 256 = 430使用(不完全) 成对的LUT-FF,但其中有125个完全使用的对,因此如上所述,完全/部分使用的对的数量= 430-125 = 314。注意这个314显示在完全使用的LUT-FF的数量中 对(可用),所以它不是设备总数。我希望这可以帮助你.Regards,哈利 -------------------------------------------------- -----------------------不要忘记回答,kudo,并接受为解决方案.------------- -------------------------------------------------- ---------- 以上来自于谷歌翻译 以下为原文 Take the example: Slice Logic Utilization: Number of Slice Registers: 174 out of 93120 0% Number of Slice LUTs: 265 out of 46560 0% Number used as Logic: 187 out of 46560 0% Number used as Memory: 78 out of 16720 0% Number used as RAM: 77 Number used as SRL: 1 Slice Logic Distribution: Number of LUT Flip Flop pairs used: 314 Number with an unused Flip Flop: 140 out of 314 44% Number with an unused LUT: 49 out of 314 15% Number of fully used LUT-FF pairs: 125 out of 314 39% Number of unique control sets: 15 174 register and 265 LUTs - if each of them do not form a pair, then 171+256=430 of used (not fully) pairs of LUT-FF, but among these there are 125 of fully used pair, so number of fully/partially used pair is =430-125= 314 as mentioned above. Note that this 314 is show in Number of fully used LUT-FF pairs (Available) and so it is not the device total. I hope this may help you. Regards, Harry------------------------------------------------------------------------- Don’t forget to reply, kudo, and accept as solution. ------------------------------------------------------------------------- |
|
|
|
完全利用的LUT-FF对是一个LUT和一个FF。
部分使用的LUT-FF是单个LUT或单个FF。 将8个充分利用的LUT-FF对最多打包成一个切片是可行的。 在考虑利用密度时,LUT-FF对是一个有用的概念,因为它说明单个LUT和FF在一定程度上阻止了它们相应的FF和LUT BEL的使用,因此这些空的BEL被“利用”。 以上来自于谷歌翻译 以下为原文 A fully utilized LUT-FF pair is one LUT and one FF. A partially used LUT-FF is either a single LUT or a single FF. It's posible to pack eight fully utilized LUT-FFs pairs into a slice at most. The LUT-FF pair is a useful concept when considering utilization density because it illustrates that single LUTs and FFs to a certain extent block the use of their corresponding FF and LUT BELs, and so these empty BELs are "utilized". |
|
|
|
感谢所有回复。
让我从实际设计中加入一些实数: 切片数量:849 切片LUT的数量:893 占用切片数:387 使用的LUT触发器对的数量:1,035 带有未使用的触发器的数字:255 带有未使用LUT的数字:142 完全使用的LUT-FF对的数量:638 独特控制集的数量:3 失去控制集限制的切片寄存器站点数:8 以上来自于谷歌翻译 以下为原文 Thanks for all responses. Let me put some real numbers out of my actual design: Number of Slice Register: 849 Number of Slice LUTs: 893 Number of occupied Slices: 387 Number of LUT Flip Flop pairs used: 1,035 Number with an unused Flip Flop: 255 Number with an unused LUT: 142 Number of fully used LUT-FF pairs: 638 Number of unique control sets: 3 Number of slice register sites lost to control set restrictions: 8 |
|
|
|
嗨,Har **哔哔**,不确定我是否得到了这个概念:从你的例子中,它找我125个完全对被加倍计数(1.是部分Slice寄存器+ Slice LUT; 2.再次成为Number of A的一部分
使用的LUT触发器对,如你所示=(Slice Register + Slice LUT - Fully Pairs)。请仔细检查。 以上来自于谷歌翻译 以下为原文 Hi, Har**bleep**, Not sure I get the concept: from your example, it looks for me the 125 fully pairs are doubled counted (1. being part Slice Register + Slice LUT; 2. being again part of Number of LUT Flip Flop pairs used which as you indicated = (Slice Register + Slice LUT - Fully Pairs). Please double check. |
|
|
|
只有小组成员才能发言,加入小组>>
2209 浏览 7 评论
2637 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2115 浏览 9 评论
3186 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2241 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
486浏览 1评论
1566浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2214浏览 0评论
535浏览 0评论
1698浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-6-24 03:06 , Processed in 1.383924 second(s), Total 84, Slave 68 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191