完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
用于Virtex 6设计的可重配置LUT（CFGLUT）可能被封装到FPGA的输出逻辑OLOGICE1而不是SLICEM上的LUT。
我的设计涉及使用存在于与CFGLUT相同的片中的FF（用于流水线操作）来注册CFGLUT的双输出，并将其作为其他模块的输入。 但是，当我给出物理约束来在ucf文件中的CLB的同一片（SLICEM）上打包CFGLUT和FF时，我得到一个“Map Error”报告它无法打包。 请帮助 以上来自于谷歌翻译 以下为原文 The reconfigurable LUTs (CFGLUT) for a Virtex 6 design is possibly getting packed to the Output Logic OLOGICE1s of the FPGA instead of the LUTs on the SLICEM. My design involves registering the dual outputs of the CFGLUTs using FFs present in the same slice as that of the CFGLUTs (for pipelining) and giving it as input to other modules. However, when I am giving physical constraints to pack the CFGLUTs and FFs on the same slice (SLICEM) of a CLB in the ucf file, I am obtaining a "Map Error" reporting its inability to pack. Kindly help 
0
|
|
相关推荐
4个回答
|
|
|
理想情况下，该工具会尝试将寄存器打包到IOB中以改善时序。
你能尝试将HDL属性/约束用于IOB SET AS FALSE吗？将触发器NOT拉入IOB的一种方法是在实例化的触发器上使用IOB = FALSE属性; 这将应用于实例名称： INST IOB = FALSE; 它用于ucf。 但是类似的约束也可以在XDC中使用。 以上来自于谷歌翻译 以下为原文 Ideally the tool tries to pack the registers into IOBs to improve timing. Can you try to put the HDL attribute/ constraint for IOB SET AS FALSE?One way to pull Flip-Flops NOT into the IOB is to use the IOB=FALSE attribute on the instantiated Flip-Flops; this gets applied to the instance name: INST Its for ucf. But similar constraint can be used in XDC as well. |
|
|
|
|
|
如何确保CFGLUT也不会打包到输出逻辑中，而是打包到CLB的切片中？
为CFGLUT和FF提供约束以映射到逻辑片会产生错误，但是，为其中任何一个映射到逻辑片提供约束都不会产生错误。 以上来自于谷歌翻译 以下为原文 How shall I ensure that the CFGLUTs are also not packed into the output logic but to the slices of the CLB? Giving constraints to both CFGLUTs and FFs for mapping to logic slices gives error, however, giving constraints to either one of them to map to logic slice does not give error. |
|
|
|
|
|
是的约束仅适用于FF或寄存器。
这不适用于LUT。 LUT只会被打包成片。 以上来自于谷歌翻译 以下为原文 Yes the constraint is only for FF or registers. This is not applicable to LUTs. LUTs will be packed into slices only. |
|
|
|
|
|
如果您发布了完整的包错误消息，这将有所帮助。
他们通常非常善于描述失败的原因。 以上来自于谷歌翻译 以下为原文 It would help if you posted the complete Pack error message. They are typically very good at describing the cause of the failure. |
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2459 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1153浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
583浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
449浏览 1评论
2004浏览 0评论
728浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2677
评论
淘帖
1432
