完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
我有一个设计,vivado报告lut和ffs利用率低于60%,但放置失败。
软件:vivado 2016.1 硬件:artix7-200 为什么有足够的lut和ffs但是放置失败。 bellow是lut和ffs利用率统计: bellow是vivado错误报告: [放置30-487]无法遵守实例到设备中的包装。 请分析您的设计,以确定是否可以减少LUT,FF和/或控制组的数量。 实例数:触发器:在考虑的设计区域中为164651,在设备中可用267600(注意:每个切片只能容纳1个独特的控制组,因此无法打包FF以完全填充每个切片)Luts:90702(组合)98300 (总计)在考虑的设计区域内,133800在设备中可用控制集:9807在设备中未放置的实例需要29943个切片,但设备中的33450切片中只有27544个可用,因为其他可能被放置的实例占用或被排除放置阻止 。 |
|
相关推荐
1个回答
|
|
你好@三湖
项目摘要中的后合成利用率报告不包括IP利用率。 打开合成设计并从tcl控制台运行report_utilization命令以查看设计的整体利用率。 在此处上传此报告。 谢谢,迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题,请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子,考虑给它Kudos(左边的明星) |
|
|
|
只有小组成员才能发言,加入小组>>
2379 浏览 7 评论
2794 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2261 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2427 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
755浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
543浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
364浏览 1评论
1960浏览 0评论
681浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-22 06:00 , Processed in 1.133150 second(s), Total 79, Slave 62 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号