完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我使用RGMII接口实现了三速MAC,并在实现过程中收到此消息:
严重警告:[时序38-285]生成的时钟ethernet_mac / trimac_fifo_block / trimac_sup_block / tri_mode_ethernet_mac_i / U0_rgmii_tx_clk,带源引脚ethernet_mac / trimac_fifo_block / trimac_sup_block / tri_mode_ethernet_mac_i / U0 / rgmii_interface / rgmii_txc_ddr / CLKDIV没有有效的主时钟或有效波形。分辨率 :检查是否已在生成时钟的源引脚上定义了主时钟,或者时钟是否到达该源引脚。 主时钟的波形必须有效。 我查看了位置,我注意到ODDRE1被OSERDESE3取代了。 该工具抱怨CLKDIV输入未连接到有效时钟。 但是,它似乎在布局中连接。 还有其他人遇到过这个问题吗? 以上来自于谷歌翻译 以下为原文 I implemented the tri-speed MAC using the RGMII interface and I get this message during implementation: CRITICAL WARNING: [Timing 38-285] Generated clock ethernet_mac/trimac_fifo_block/trimac_sup_block/tri_mode_ethernet_mac_i/U0_rgmii_tx_clk with source pin ethernet_mac/trimac_fifo_block/trimac_sup_block/tri_mode_ethernet_mac_i/U0/rgmii_interface/rgmii_txc_ddr/CLKDIV does not have a valid master clock or valid waveform. Resolution: Check that either a master clock has been defined on the source pin of the generated clock or that a clock reaches that source pin. The waveform of the master clock must be valid. I looked at the placement and I noticed that the ODDRE1 was replaced with the OSERDESE3. The tool is complaining that the CLKDIV input is not connected to a valid clock. However, it appears to be connected in the layout. Has anyone else come across this particular issue? |
|
相关推荐
1个回答
|
|
请查看这些ARshttp://www.xilinx.com/support/answers/62488.htmlhttp://www.xilinx.com/support/answers/55248.htmlhttps://forums.xilinx.com/t5/Welcome-Join/
创建生成的时钟/ TD-p / 655277 谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”,以防它有助于解决您的查询。如果一个帖子引导到解决方案,请给予赞誉。 以上来自于谷歌翻译 以下为原文 check these ARs http://www.xilinx.com/support/answers/62488.html http://www.xilinx.com/support/answers/55248.html https://forums.xilinx.com/t5/Welcome-Join/create-generated-clock/td-p/655277Thanks and Regards Balkrishan -------------------------------------------------------------------------------------------- Please mark the post as an answer "Accept as solution" in case it helped resolve your query. Give kudos in case a post in case it guided to the solution. |
|
|
|
只有小组成员才能发言,加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2458 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1117浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
447浏览 1评论
2002浏览 0评论
725浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-21 14:51 , Processed in 1.232145 second(s), Total 76, Slave 60 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号