完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
所以没人知道???
|
|
|
|
@rmirosan不确定我是否理解你的查询,但会根据我的理解回答
对于PS,DDR引脚位于Bank 504中。检查UG1085的页面#430和引脚分配以及UG1075的详细信息 对于PL,您需要使用MIG IP并将其锁定在您选择的HP Bank中,因此不会修复引脚分配。 -------------------------------------------------- -------------------------------------------------- ----------------没有一个愚蠢的问题。 随意问,但快速搜索,以确保它还没有得到解答。 保持对话,获得Kudos和Accept Solution。 -------------------------------------------------- -------------------------------------------------- ------------------- |
|
|
|
谢谢你的回复,但这不是我要求的!
我正在寻找的是内存控制器的地址转换映射方案。 您可能知道,内存控制器中应该有一个地址转换器,它将虚拟地址转换为物理地址,包括bank,rank,row等。 我很感激,如果有人对此有所了解,请告诉我。 谢谢 |
|
|
|
只有小组成员才能发言,加入小组>>
2178 浏览 7 评论
2616 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2089 浏览 9 评论
3156 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2210 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
446浏览 1评论
1539浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2184浏览 0评论
515浏览 0评论
1658浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-5-12 01:07 , Processed in 1.066003 second(s), Total 83, Slave 65 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号