发 帖  
  • 回答了问题 2020-6-15 12:34

    错误iMPACT 583-'1':bsdl文件与从设备读取之间的idcode不匹配怎么回事

    suchit_ee写道: 对于第一次编程他们的工具包时遇到IDCODE不匹配问题的任何人: 在您做任何花哨的事情之前,请花几分钟时间阅读成功编程套件所需的跳线设置。 在我的情况下,我正在配置一个昨天到达的ML605。 在我得 ...
  • 回答了问题 2020-6-15 10:49

    是否需要编写任何程序来访问DAC和ADC

    vganesh218写道: 我只想知道如何配置FMC150的DAC和ADC,以便我可以将它用于我的应用程序。 谢谢... 这就是所谓的设计工程。 “请告诉我如何完成我的工作所需的任务。” 不。 阅读数据表。 去吧。 ----------------- ...
  • 回答了问题 2020-6-15 09:44

    如何从Virtex 5 FPGA输出时钟信号

    sunimal123写道: Idid运行模拟并没有得到正确的结果。 with simulation我只是检查DCM的输出。 我不知道要尝试什么。 我所做的就是将50Mhz时钟减去5来获得10MHz。 阅读V5数据表。 DCM输出可以是低频吗? --------- ...
  • 回答了问题 2020-6-15 09:09

    如何从Virtex 5 FPGA输出时钟信号

    sunimal123写道: 嗨, 我正在尝试从FPGA向另一个设备输出一个时钟信号(10MHz)来驱动一个50欧姆的端接负载。 我试着用DDR来输出这个时钟。 我从主振荡器时钟输入(50MHz)到virtex板生成此信号。 我使用DCM以5来获 ...
  • 回答了问题 2020-6-15 08:42

    使用垫组件不在顶层怎么回事

    yotam写道: 你好 我试图使用不在顶层的垫组件,并使用保持层次结构。 它依赖于映射。 我需要一个解决方案,而不是把它放在最顶层。 谢谢 Yotam 我有很多实体,它们的FPGA引脚不在顶层。 有些使用实例化的差分缓冲区 ...
  • 回答了问题 2020-6-14 20:46

    如何用初始数据填充RAM缓冲区?

    matt_marti09写道: 是的,我想我可能只是想知道这个...奇怪的是,警告消失但它没有初始化......我知道这是因为我在状态甚至改变之前触发,状态说0 ...我 决定尝试切换状态1和状态0,以便即使它初始化为0,状态也将 ...
  • 回答了问题 2020-6-14 20:23

    如何用初始数据填充RAM缓冲区?

    matt_marti09写道: 我想用初始数据填充RAM缓冲区,当数据请求信号到来时,数据将准备好并等待。我有一个状态机,当状态为1时,数据写入缓冲区然后重置为0,这是 等待state.Idecided将缓冲区初始化为1,这样第一个数 ...
  • 回答了问题 2020-6-14 20:22

    请问如何在ML403 FPGA板上构建Lumex LCM-S01602DTR/B接口?

    muneebziaa写道: 感谢您的回复,但您的答案对我没有多大帮助,因为我已经谷歌搜索了所有我有一些方案,我正在寻找设置LCD的寄存器的命令列表,如果你有这样的材料 关于这台液晶显示器或者可以找到它,我将非常感谢 ...
  • 回答了问题 2020-6-14 19:53

    请问如何在ML403 FPGA板上构建Lumex LCM-S01602DTR/B接口?

    http://lmgtfy.com/?q=LCM-S01602DTR%2FB ----------------------------是的,我这样做是为了谋生。
  • 回答了问题 2020-6-13 23:33

    如何测量Virtex 5 FPGA在ML505板上的功耗?

    mcgett写道: 功率调节器的输出是直接连接到VCCINT电源平面的引脚,因此几乎不可能添加电流检测电阻。 如果必须进行此电流测量,则需要完全移除功率调节器并焊接外部电源。 艾德,你的冒险之旅在哪里?! 提起调节器 ...
  • 回答了问题 2020-6-13 14:40

    NRF24L01只能上电之后接收一次是什么原因?

    我现在也遇到这个问题了啊,话说楼主到底是怎么解决的啊
  • 回答了问题 2020-6-12 16:59

    请问怎样才能收到Virtex-4 Video Starter Kit CD?

    mahesh1359写道: 而不是V-4视频入门套件已经过时。 请考虑SP-3A DSP视频入门套件您可以在http://www.xilinx.com/products/devboards/reference_design/vsk_s3/vsk_s3.htm中找到参考设计。 可能是我们的朋友需要Virt ...
  • 回答了问题 2020-6-12 16:51

    在JTAG配置阶段TDO没有给出任何结果是为什么?

    dmajoe写道: 嗨,任何尝试过JTAG FLASH Virtex 5的人...... 我正在尝试使用JTAG和USB II DLC10来闪存Virtex 5,LX50T V5 LX50T FPGA器件没有任何闪存,因此尝试“闪存”它总是会失败。 --------------------------- ...
  • 回答了问题 2020-6-12 12:45

    为什么BUFG驱动DSP48E1的CE会出现问题?

    blust写道: 为什么BUFG驱动DSP48E1的CE会出现问题? 警告:LIT:683 - DSP48E1符号“Inst_control_loop / u_Subsystem11 / Mmult_Product1_mul_temp”具有一个或多个由BUFG / BUFH / BUFR驱动的CE引脚。 这可能导致 ...
  • 回答了问题 2020-6-12 11:16

    在顶点5上测量的执行时间是多少?

    technovlsi写道: 我已经模拟了我的vhdl程序,所需的时间是80 us。 现在当我在Virtex 5上运行这个程序时,我怎么知道执行时间? 我已将时钟频率指定为100 MHz。 我认为软件模拟时间和硬件模拟时间会有所不同..请帮忙 ...
ta 的专栏
关闭

站长推荐 上一条 /9 下一条

返回顶部