完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我的第一个问题是:为什么使用垫子组件不在顶层?
我的第二个问题是:错误究竟是什么? 我的第三个问题是:为什么在顶级使用pad组件不是一个有效的解决方案? 问候, 霍华德 ----------“我们必须学会做的事情,我们从实践中学习。” - 亚里士多德 |
|
|
|
yotam写道:
你好 我试图使用不在顶层的垫组件,并使用保持层次结构。 它依赖于映射。 我需要一个解决方案,而不是把它放在最顶层。 谢谢 Yotam 我有很多实体,它们的FPGA引脚不在顶层。 有些使用实例化的差分缓冲区; 其他人只是推断。 有用。 也许展示一些代码可能会给我们一个线索。 ----------------------------是的,我这样做是为了谋生。 |
|
|
|
只有小组成员才能发言,加入小组>>
2284 浏览 7 评论
2697 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2179 浏览 9 评论
3256 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2324 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
592浏览 1评论
1652浏览 1评论
156浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2306浏览 0评论
624浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-8-28 20:23 , Processed in 1.069820 second(s), Total 49, Slave 42 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号