贾佳斌的回答_电子工程师 - 电子技术论坛 - 广受欢迎的专业电子论坛!

贾佳斌

经验：积分：148

查看完整档案 >>

+关注发私信

他的提问 37 他的回答 358 去回答

回答了问题 2020-8-20 14:56

如何在KC705-kintex 7中实现极光8b10b？

www1222

是。 GT_reset是PLL复位的源。 -------------------------------------------------- ----------------------------别忘了回复，给予kudo并接受为解决方案--------- ------------------------------------------- ...
回答了问题 2020-8-18 10:21

如何使用VC7215特性板来验证和ADC？

maggie1

收发器自己完成时钟和数据恢复。您可以通过启动GT向导以所需的线路速率检查所需的参考时钟频率。当你说未编码的数据时，它会有一段连续的1（或）0的流吗？ -------------------------------------------------- - ...
回答了问题 2020-8-18 10:21

可以使用GTH-RX引脚的通道绑定功能为GTH-TX引脚进行通道绑定吗？

h1654155143.8331

嗨专家，我正在做一个使用V7-GTH来源信号的项目。我遇到一个问题：因为PCB的走线轨迹有不同的长度，所以我需要进行校准以调整GTH-TX信号相位，使信号在PCB的最终输出端对齐。我发现V7能够为GTH-RX引脚进行通道绑 ...
回答了问题 2020-8-18 10:21

为什么JESD204内核不使用GTX通道绑定功能来对齐通道？

iecctv

嗨凯文，此查询与您在下面的链接中回答的查询略有不同。如果相同，请关闭此主题.https：//forums.xilinx.com/t5/7-Series-FPGAs/GTX-jesd204b-in-kintex-7-How-Channel-Bonding/m-p/772646#M22115 谢谢， srinadh ...
回答了问题 2020-8-18 10:11

为什么JESD204内核不使用GTX通道绑定功能来对齐通道？

iecctv

嗨凯文，此查询与您在下面的链接中回答的查询略有不同。如果相同，请关闭此主题.https：//forums.xilinx.com/t5/7-Series-FPGAs/GTX-jesd204b-in-kintex-7-How-Channel-Bonding/m-p/772646#M22115 谢谢， srinadh ...
回答了问题 2020-8-17 10:55

如何根据我的原理图修改我的设计？

www1222

添加逆变器后，提供所有VIO和ILA的捕获。在vio_1中，有一个控制设置环回。检查环回设置为3'b010的设计 -------------------------------------------------- ----------------------------别忘了回复，给予kudo并 ...
回答了问题 2020-8-17 10:55

UG483中指定的去耦电容是否足够？

60user34

即使MGTVCCAUX不是电源排序的一部分，如果你绑定到不同的电压，那么由于bank0中的信号活动引起的任何噪声耦合都会影响GT的性能。您需要确保此电源的噪声水平为10mv（pk-pk）.PCB设计指南中提供的去耦指导基于特性。 ...
回答了问题 2020-8-17 10:13

如何将两个Aurora项目合并在一起？

www1222

为什么要合并Simplex Tx和Simplex Rx？ -------------------------------------------------- ----------------------------别忘了回复，给予kudo并接受为解决方案--------- ------------------------------------ ...
回答了问题 2020-8-17 09:22

在IBERT GUI中，如果我将DWELL BER设置为1e-5是什么意思？

zym7956138

1e-5的DWELL BER意味着眼睛扫描将检查每个水平偏移处的1e-5的错误率。 -------------------------------------------------- ----------------------------别忘了回复，给予kudo并接受为解决方案--------- ------- ...
回答了问题 2020-8-14 10:17

如何在XC7k325t-2 FPGA中实现6G-SDI的参考设计？

myf888

对我来说，这些数字主要与CPLL输入处的refclk mux存在/不存在不同。您可以通过硬编码cpllrefclksel MUX来选择图3中的图3的配置，以仅选择148.35MHz时钟。 -------------------------------------------------- --- ...
回答了问题 2020-8-14 10:07

如何使用两个LVDS信号从串行器IC中读取数据？

60user153

如果FPGA和串行器都使用相同的源进行时钟控制，那么您可以使用IDELAY原语调整驱动FPGA的ISERDES的时钟相位。 -------------------------------------------------- ----------------------------别忘了回复，给予ku ...
回答了问题 2020-8-14 09:59

如何通过SFP发送数据？

www1222

frame gen是示例代码。没有其他示例设计可以帮助编辑此示例。如果您正确地进行更新，请尝试进行一些实验以进行所需的编辑并模拟设计。 -------------------------------------------------- -------------------- ...
回答了问题 2020-8-14 09:34

如何通过SFP发送数据？

www1222

帧gen和帧检查仅发送LFSR数据。您可以编辑这些模块以发送任何自定义数据。 -------------------------------------------------- ----------------------------别忘了回复，给予kudo并接受为解决方案--------- -- ...
回答了问题 2020-8-13 10:39

为什么GTX收发器的速度比基本的IOB快？

bwerwer

这看起来与实际可能性不同。你能提供更多观察细节吗？ -------------------------------------------------- ----------------------------别忘了回复，给予kudo并接受为解决方案--------- --------------------- ...
回答了问题 2020-8-12 08:37

Artix 7极光通道键合失败的解决办法？

xinxin56

通过并行环回，你是指GT的近端pcs环回模式吗？对于Artix-7，你需要为IP提供DRP时钟输入。检查您的设计中是否缺少此项。 -------------------------------------------------- ----------------------------别忘了 ...

上一页 1 2 345 6 7 8 9 10 ... 24 / 24 页下一页

ta 的专栏

关注

粉丝

搜索历史

站长推荐 /9