完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
现在我正在使用VC7215特性板来验证和ADC。
它是一个源同步ADC,具有从其输出传输的未编码NRZ数据。 我花了一些时间来寻找建立接收时钟,并正在寻找一些反馈。 我希望我可以做两件事之一,并想知道哪些可能: 1)使用源同步时钟作为FPGA的输入线,创建恢复的时钟,将所述时钟路由到其他收发器。 我认为它们仍然是相位对齐的并且能够运行。 2)将2.8 GHz的源同步时钟分频到可接受的外部参考时钟频率,并使用时钟管理工具重新启动此时钟。 这些方法中的任何一种都可以用于接收数据吗? 我意识到数据未编码会带来很多问题,但它从一开始就是如何设计的。 任何输入都非常感谢。 |
|
相关推荐
1个回答
|
|
收发器自己完成时钟和数据恢复。
您可以通过启动GT向导以所需的线路速率检查所需的参考时钟频率。 当你说未编码的数据时,它会有一段连续的1(或)0的流吗? -------------------------------------------------- ----------------------------别忘了回复,给予kudo并接受为解决方案--------- -------------------------------------------------- ------------------- |
|
|
|
只有小组成员才能发言,加入小组>>
2414 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2292 浏览 9 评论
3371 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2456 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1043浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
577浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
434浏览 1评论
1998浏览 0评论
721浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-19 00:05 , Processed in 1.350194 second(s), Total 77, Slave 62 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号