完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
你好,
我在我的自定义板(kintex 7-xc7k160T)中使用Aurora 8b10b示例设计。 在这个板上,我为Reset和GT_reset分配了两个按钮。 根据我的原理图,FPGA引脚(连接到按钮)最初为1。 我意识到我的设计始终处于RESET状态。 我已附上ILA图像。如何根据我的原理图修改我的设计?(在重置部分) 谢谢, Abinaya |
|
相关推荐
3个回答
|
|
你好
您可以在复位输入上使用反相器。 问候,萨蒂什----------------------------------------------- --- --------------------------------------------请注意 - 如果提供的信息有用,请将答案标记为“接受为解决方案”。给予您认为有用的帖子。感谢.-- ---------------------------- --------------------- ---------------------- |
|
|
|
嗨,
在输入Reset,GT_Reset信号后添加逆变器后,我没有得到Laneup并在接收器侧(RPC自定义板)通道。 Txr是KC705 ref Clk为155.52 MHz,线路速率:3.888 Gbps。 谢谢, Abinaya |
|
|
|
添加逆变器后,提供所有VIO和ILA的捕获。在vio_1中,有一个控制设置环回。
检查环回设置为3'b010的设计 -------------------------------------------------- ----------------------------别忘了回复,给予kudo并接受为解决方案--------- -------------------------------------------------- ------------------- |
|
|
|
只有小组成员才能发言,加入小组>>
2322 浏览 7 评论
2734 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2219 浏览 9 评论
3297 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2370 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
662浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
467浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
233浏览 1评论
673浏览 0评论
1869浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-10-4 15:18 , Processed in 1.502786 second(s), Total 82, Slave 65 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号