完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
0
|
|
相关推荐
6个回答
|
|
|
（1）建议测量一下送给DAC的时钟信号。
（2）检查一下数字电路部分使用的频率，看看是否有可能混出240Hz的信号。 （3）检查一下DAC前级FPGA做DUC的数字滤波器，看数字滤波器是否正确。 （4）关闭DAC的输出或将输出调整到最小，用探头测量PCB的地，看看地平面的信号是否有杂散。 |
|
|
|
|
|
是不是使用的开关电源？这个电源的频率一般在200k到300k之间。
|
|
|
|
|
|
1.你的时钟是什么器件提供的?是否干净? 2.电源纹波如何?
|
|
|
|
|
|
从频率上看，有点像是电源的杂散，建议在电源上加入一个1~10uF的电容，看该杂散是否能减小？
|
|
|
|
|
|
你看看DC DC的输出段的PWM的波形是不是振荡了。或者加一大一小的电容在DAC的电源管脚解耦一下
|
|
|
|
|
|
DAC5682杂散信号可能是由以下几个环节产生的：
1. 时钟信号：时钟信号的不稳定性可能导致杂散信号的产生。确保时钟信号的稳定性和纯净度，可以使用低相位噪声的时钟源和时钟分配网络。 2. 电源噪声：电源噪声可能会影响DAC的性能，导致杂散信号的产生。确保电源的稳定性和纯净度，可以使用电源滤波器和去耦电容。 3. 模拟地和数字地：模拟地和数字地之间的隔离不良可能导致杂散信号的产生。确保模拟地和数字地之间的良好隔离，可以使用地平面和地线。 4. 信号路径：信号路径中的不连续性可能导致杂散信号的产生。确保信号路径的连续性和完整性，可以使用高速信号布线和阻抗匹配。 5. FPGA内部：FPGA内部的数字信号可能对DAC产生干扰，导致杂散信号的产生。确保FPGA内部的信号完整性，可以使用FPGA内部的数字信号隔离和去耦。 为了避免杂散信号的产生，可以采取以下措施： 1. 优化时钟信号：使用低相位噪声的时钟源，优化时钟分配网络，确保时钟信号的稳定性和纯净度。 2. 优化电源设计：使用电源滤波器和去耦电容，确保电源的稳定性和纯净度。 3. 优化地设计：确保模拟地和数字地之间的良好隔离，使用地平面和地线。 4. 优化信号路径：确保信号路径的连续性和完整性，使用高速信号布线和阻抗匹配。 5. 优化FPGA内部设计：确保FPGA内部的信号完整性，使用FPGA内部的数字信号隔离和去耦。 6. 软件滤波：在信号处理阶段，可以使用软件滤波器来抑制杂散信号。 7. 硬件滤波：在硬件层面，可以使用低通滤波器、带通滤波器等滤波器来抑制杂散信号。 通过以上措施，可以有效降低DAC5682杂散信号的产生，提高信号处理的性能。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
553 浏览 0 评论
1616 浏览 0 评论
2049 浏览 0 评论
为啥BQ7693003DBTR芯片在和BQ769X0盒子通讯时收不到信号？
1516 浏览 0 评论
DSP 28027F 开发板 XDS100v2调试探针诊断日志显示了 Error -150 (SC_ERR_FTDI_FAIL)如何解决
1343 浏览 0 评论
AT32F407在USART2 DMA发送数据时，接包接到了要发送的数据，程序还是处于等待传输完成的标识判断中，为什么？
1759浏览 29评论
2787浏览 23评论
请问下tpa3220实际测试引脚功能和官方资料不符，哪位大佬可以帮忙解答下
1726浏览 20评论
请教下关于TAS5825PEVM评估模块原理图中不太明白的地方，寻求答疑
1637浏览 14评论
两个TMP117传感器一个可以正常读取温度值，一个读取的值一直是0，为什么？
1647浏览 13评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
844
评论
淘帖
4536
