[问答]

使用了5片ADS1675设计5通道采集，最后连接到FPGA，如何实现对ADC输出做隔离？

问答对人有帮助，内容完整，我也想知道答案 0 目前，使用了5片ADS1675设计5通道采集，最后连接到FPGA。现在想对ADC输出做隔离，而1675输出由三对差分对，（1）SCLK（2）DOUT（3）DRDY 而时钟CLK是32M，三倍以后SCLK就是96M，我想问一下，怎么对这个三对差分线做隔离。有人推荐用网口变压器做，这种方案可行吗？如果有其他方案，请告诉我一下。万般感谢！ 0 本主题由 Harmony技术专家于昨天 10:47 审核通过
前天 13:16　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 新星之火12138 该类别下有 58 个回答。邀请回答 heks 该类别下有 57 个回答。邀请回答普罗旺斯的薰衣草该类别下有 55 个回答。邀请回答 lksas 该类别下有 46 个回答。邀请回答 wang21cj 该类别下有 45 个回答。邀请回答 chm5 该类别下有 45 个回答。邀请回答 hgimtk 该类别下有 44 个回答。邀请回答 fdhsfagd 该类别下有 42 个回答。邀请回答 huzp_bbs 该类别下有 41 个回答。邀请回答 ggfx 该类别下有 41 个回答。邀请回答颜刚YanG 该类别下有 40 个回答。邀请回答 zhhx1985 该类别下有 40 个回答。邀请回答 K_Ming 该类别下有 39 个回答。邀请回答潘涛12345 该类别下有 39 个回答。邀请回答 kghfh 该类别下有 39 个回答。邀请回答 zhouxk 该类别下有 39 个回答。邀请回答 kingnet6688 该类别下有 38 个回答。邀请回答 lifei639156 该类别下有 38 个回答，其中被选为最佳答案 1 次。邀请回答 msvdsufsdf 该类别下有 38 个回答。邀请回答深海零下一度1 该类别下有 38 个回答。邀请回答举报杨杰相关推荐 • LVDS隔离芯片ADN4650采集信号有误是什么原因造成的？ 279 • 多片ADS1298采用哪种方式连接（级联或者菊花链）？ 97 • 用两片ADS1299通过级联的连接模式组成16通道进行采集，为什么读取16通道数据时有好几个通道读到的数据是一样的？ 60 • 用ADC2 的通道3做AD采集能实现吗？ 1292 • 怎么用labview实现0通道采集+-5v，1通道采集+-10v信号？ 3776 • 两片4通道AD芯片如何级联实现8通道的模拟信号采集 4505 • 如果要使AD9238的输入量程变为+/-5V，采用什么方法比较好？ 262 • 如何使用ADC1通道和ADC2同时采集？ 2042 • 请问FPGA采集ADC用uPP发送到C6748如何保证数据与AD通道对应？ 1558 • ADC3583是否支持多片同步（ADC采样同步）？ 178 2个回答

答案对人有帮助，有参考价值 0 这是5通道采集，相互之间可能存在干扰，所以需要做隔离，现在芯片不能更换，只能做个隔离。

昨天 10:28 评论举报王斌

答案对人有帮助，有参考价值 0 对于ADC输出隔离的问题，确实可以使用网口变压器（如以太网变压器）来实现。这种方案是可行的，因为它可以有效地隔离差分信号，减少噪声和干扰。以下是一些建议和步骤： 1. 选择合适的网口变压器：选择一个适合你的需求的网口变压器，例如支持差分信号隔离的变压器。确保变压器的带宽和速率能够满足你的系统要求。 2. 连接差分信号：将ADS1675的差分信号（SCLK、DOUT、DRDY）分别连接到网口变压器的输入端。确保信号的正负端正确连接。 3. 连接FPGA：将网口变压器的输出端连接到FPGA的相应引脚。确保FPGA的引脚配置正确，以接收差分信号。 4. 时钟信号隔离：对于时钟信号CLK，可以使用专用的时钟隔离器，如Si86xx系列。将32M时钟信号连接到时钟隔离器的输入端，然后将隔离器的输出端连接到FPGA的时钟引脚。 5. 电源隔离：为了确保系统的稳定性和安全性，建议对电源进行隔离。可以使用DC-DC隔离电源模块，将隔离后的电源连接到FPGA和ADS1675。 6. 软件配置：在FPGA的软件配置中，确保正确配置差分信号的引脚和时钟信号。这可能需要对FPGA的配置文件进行修改。 7. 测试和验证：在完成硬件连接和软件配置后，进行系统测试和验证。检查差分信号隔离是否有效，以及系统是否能够正常工作。总之，使用网口变压器对ADC输出进行隔离是一种可行的方案。同时，还需要考虑时钟信号隔离和电源隔离，以确保系统的稳定性和安全性。希望这些建议对你有所帮助！

昨天 17:39 评论举报敷衍作笑谈