[问答]

ADS1675只要工作在大于等于1M的采样率的时候，AD采集回来的波形就很烂，为什么？

问答对人有帮助，内容完整，我也想知道答案 0 因项目需要采用了贵公司的ADS1675芯片，发现只要工作在大于等于1M的采样率的时候，AD采集回来的波形就很烂，但是工作在1M以下的时候就没有问题，请问这个芯片在工作的时候一般需要注意一下什么吗，尤其是工作在1M以上的时候，除了差分模式以外还有别的地方要注意吗？ 0 本主题由 Harmony技术专家于 2025-1-10 10:16 审核通过
2025-1-10 06:57:02　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 新星之火12138 该类别下有 83 个回答。邀请回答 heks 该类别下有 75 个回答。邀请回答 wang21cj 该类别下有 72 个回答。邀请回答普罗旺斯的薰衣草该类别下有 69 个回答。邀请回答 hgimtk 该类别下有 64 个回答。邀请回答 chm5 该类别下有 62 个回答。邀请回答风动影随该类别下有 55 个回答。邀请回答 lksas 该类别下有 54 个回答。邀请回答 zhhx1985 该类别下有 53 个回答。邀请回答站着幻想该类别下有 52 个回答。邀请回答 hfgsd 该类别下有 51 个回答。邀请回答 kghfh 该类别下有 50 个回答。邀请回答 blueshine 该类别下有 50 个回答。邀请回答 fdhsfagd 该类别下有 50 个回答。邀请回答你又知道了该类别下有 50 个回答。邀请回答青上也该类别下有 50 个回答。邀请回答 zhouxk 该类别下有 50 个回答。邀请回答深海零下一度1 该类别下有 49 个回答。邀请回答 ufydsyfsf 该类别下有 49 个回答。邀请回答 dsdfshf 该类别下有 49 个回答。邀请回答举报张敏相关推荐 • ads1675可以在前面加一个采样保持电路，使它的模拟输入信号频率增大到几十M吗？ 368 • 使用了5片ADS1675设计5通道采集，最后连接到FPGA，如何实现对ADC输出做隔离？ 431 • 基于FPGA的多通道1M采样率AD同步采样存储问题 4562 • ADS5409最高采样率能到900MSPS么？ 8845 • STM32 SPI设置18M时读出来的数据只有采样率的1/8左右，为什么？ 520 • 没有采集卡，怎么在采集程序前面添加一个正弦波信号 1930 • AD9467采样率大于90MSPS时，采集到的波形数据有很多毛刺怎么解决？ 902 • 请问ADS1256可否做到精准的20K的差分采样率？ 669 • ADS8568模块只有一通道可以正常采样 2732 • ADS1274采样率困惑 1863 2个回答

答案对人有帮助，有参考价值 0 这是一颗高性能 delta-sigma () ADC. 可以工作到 4Msps AC Performance: 103dB of Dynamic Range at 4MSPS 111dB of Dynamic Range at 125kSPS –107dB THD 从这个数据看, 虽然高采样率的性能有所下降, 也差不太多.

2025-1-10 09:56:13 评论举报李秀兰

答案对人有帮助，有参考价值 0 ADS1675是一款高速模数转换器（ADC），在工作时需要遵循一定的规范和注意事项。根据您的描述，当采样率大于等于1M时，波形质量较差。以下是一些可能的原因和建议： 1. 时钟稳定性：在高速采样时，时钟稳定性对ADC的性能影响很大。请确保时钟源的稳定性和精度足够高，以满足高速采样的要求。 2. 电源稳定性：高速采样时，电源稳定性对ADC的性能也有很大影响。请确保电源供应稳定，且纹波和噪声在可接受范围内。 3. 模拟输入信号：请检查模拟输入信号的质量，确保信号没有失真或噪声。如果信号质量不佳，可以尝试使用低通滤波器来减少噪声。 4. 模拟输入阻抗：请确保模拟输入阻抗与ADC的输入阻抗匹配。不匹配的阻抗可能导致信号失真。 5. 地线布局：高速采样时，地线布局对信号完整性有很大影响。请确保地线布局合理，避免地线环路和噪声耦合。 6. 采样率设置：请检查采样率设置是否正确。错误的采样率设置可能导致波形质量下降。 7. 差分模式：您提到已使用差分模式，但请确保差分模式设置正确。差分模式可以提高信号的抗干扰能力，但设置错误可能导致波形质量下降。 8. 软件滤波：在软件端，可以尝试使用低通滤波器对采集到的数据进行滤波，以减少噪声和失真。总之，在高速采样时，需要关注时钟稳定性、电源稳定性、信号质量、阻抗匹配、地线布局等多个方面。请根据以上建议逐一排查问题，以提高波形质量。

2025-1-13 17:59:16 评论举报京五环以外