[问答]

tlv320adc3101是否通电并配置主I2S寄存器0x1B的BCLK、WCLK输出就应该有时钟输出了吧？

问答对人有帮助，内容完整，我也想知道答案 0 问题1：参照手册设置寄存器，MCLK为16M外部输入，I2S的BCLK、WCLK及DOUT无任何信号输出。寄存器设置如下。该器件是否通电并配置主I2S寄存器0x1B的BCLK、WCLK输出就应该有时钟输出了吧？还是因为寄存器未设置正确导致？我按下面的寄存器设置了，并读取验证过，寄存器值设置是正确的。 /* 00 / {0x00, 0x00}, // Set register Page to 0 / 01 / {0x01, 0x01}, // Self-clearing software reset for control register / 02 / {0x04, 0x03}, // PLL_CLKIN = MCLK，CODEC_CLKIN = PLL_CLK / 03 / {0x05, 0x11}, // PLL power down，PLL divider P = 1，PLL multiplier R = 1 / 04 / {0x06, 0x06}, // PLL multiplier J = 6 / 05 / {0x07, 0x00}, // PLL fractional multiplier D13–D8 DH = 0x05 D=0 / 06 / {0x08, 0x00}, // PLL fractional multiplier D7–D0 DL=0xA0 D=0 / 07 / {0x05, 0x91}, // PLL power up，PLL divider P = 1，PLL multiplier R = 1 / 08 / {0x12, 0x88}, // NADC clock divider is powered up，NADC clock divider = 8 / 09 / {0x13, 0x82}, // MADC clock divider is powered up，MADC clock divider = 2 / 10 / {0x14, 0x90}, // AOSR = 144 / 11 / {0x1B, 0x2C}, // ADC interface = I2S，ADC interface word length = 24 bits，BCLK is output，WCLK is output，3-stating of DOUT: disabled / 12 / {0x35, 0x02}, // DOUT bus keeper enabled，DOUT = primary DOUT output for codec interface / 13 / {0x3D, 0x01}, // Select ADC Signal Processing Block PRB_R1 / 14 / {0x00, 0x01}, // Set register Page to 1 / 15 / {0x33, 0x28}, // MICBIAS1 is powered to 2 V，MICBIAS2 is powered to 2 V / 16 / {0x3B, 0x00}, // Left PGA is not muted，Left PGA gain = 0 dB / 17 / {0x3C, 0x00}, // Right PGA is not muted，Right PGA gain = 0 dB / 18 / {0x34, 0xF3}, // IN2L(P) Pin 0-dB setting is chosen. / 19 / {0x37, 0xF3}, // IN2R(P) Pin 0-dB setting is chosen. / 20 / {0x00, 0x00}, // Set register Page to 0 / 21 / {0x51, 0xC2}, // Left-channel ADC is powered up，Right-channel ADC is powered up，ADC channel volume control soft-stepping is disabled / 22 */ {0x52, 0x00}, // Left ADC channel not muted，Left ADC channel fine gain = 0 dB，Right ADC channel not muted，Left ADC channel fine gain = 0 dB 问题二：手册上说miniDSP有18个默认处理方式，是不是说不需要Purepath studio软件来写DSP也能正常输出I2S时钟信号？问题三：Purepath studio软件申请了好些天了，一直状态为Awaiting TI，不是说24~48小时会有答复吗？即不拒绝也不同意，等得心急啊。板都焊好了，就是没得用得软件哈。 0
2024-10-12 06:06:29　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 新星之火12138 该类别下有 83 个回答。邀请回答 heks 该类别下有 75 个回答。邀请回答 wang21cj 该类别下有 72 个回答。邀请回答普罗旺斯的薰衣草该类别下有 69 个回答。邀请回答 hgimtk 该类别下有 64 个回答。邀请回答 chm5 该类别下有 62 个回答。邀请回答风动影随该类别下有 55 个回答。邀请回答 lksas 该类别下有 54 个回答。邀请回答 zhhx1985 该类别下有 53 个回答。邀请回答站着幻想该类别下有 52 个回答。邀请回答 hfgsd 该类别下有 51 个回答。邀请回答 zhouxk 该类别下有 50 个回答。邀请回答 kghfh 该类别下有 50 个回答。邀请回答 blueshine 该类别下有 50 个回答。邀请回答 fdhsfagd 该类别下有 50 个回答。邀请回答你又知道了该类别下有 50 个回答。邀请回答青上也该类别下有 50 个回答。邀请回答 dsdfshf 该类别下有 49 个回答。邀请回答深海零下一度1 该类别下有 49 个回答。邀请回答 ufydsyfsf 该类别下有 49 个回答。邀请回答举报张娜相关推荐 • ADC3101寄存器配置DOUT无输出是怎么回事？ 468 • TLV320ADC3101 pll_clk 输出问题，大佬帮忙看看是为什么？ 549 • 音频解码TLV320ADC3101的功率是多少啊？电流时多大啊？ 359 • DINL和DINR后面的进Effects之前的mux开关怎样选通？tlv320aic301的I2S模式是否要设置为slave模式？ 2607 • 请问tlv320dac3100的寄存器应该怎样配置喇叭输出？ 825 • 请问tlv320dac3100设成喇叭输出时，应该怎样配置寄存器呢？ 817 • 在安霸平台上的TLV320AIC3101驱动，在机器上声音偏小是怎么回事？如何解决？ 395 • 请问TLV320ADC3101是哪一类功放？A类还是D类？ 348 • TLV320ADC3101 pll_clk时钟输出，配置参数应该怎么配呢？ 624 • 麻烦帮忙看看 TLV320ADC3101 Fs跟mclk的频率关系 369 2个回答

答案对人有帮助，有参考价值 0 AIC3101 作为主模式的时候，BCLK和WCLK是输出的，从模式的话，是输入，需要寄存器R27 需要配置BCLK，WCLK作为输出，并且配置好分频系数之后，就应该是有输出的，不需要对miniDSP进行配置使其输出时钟。

2024-10-12 16:14:00 评论举报李红梅

答案对人有帮助，有参考价值 0 根据您提供的信息，您已经按照手册设置了TLV320ADC3101的寄存器。在正常情况下，当您配置主I2S寄存器0x1B的BCLK和WCLK输出时，应该有时钟输出。但是，您提到I2S的BCLK、WCLK和DOUT没有信号输出。首先，我们需要检查您的寄存器设置是否正确。您提供的寄存器设置如下： 1. 设置寄存器页为0 2. 自我清除软件复位控制寄存器 3. 设置PLL_CLKIN为MCLK，CODEC_CLKIN为PLL_CLK 4. 设置PLL为关闭状态在这些设置中，第4个设置将PLL设置为关闭状态。这意味着PLL不会生成时钟信号，因此BCLK和WCLK不会有输出。为了解决这个问题，您需要将PLL设置为启用状态。您可以将寄存器0x05的值更改为0x10，如下所示： /* 05 / {0x05, 0x10}, // PLL power up，PLL ... 此外，您还需要确保其他寄存器设置正确，例如主I2S寄存器0x1B。以下是一些建议的设置： / 1B */ {0x1B, 0x00}, // 主I2S模式，BCLK和WCLK输出在进行这些更改后，请重新读取寄存器值以确保设置正确。如果问题仍然存在，您可能需要检查硬件连接，例如MCLK输入是否正确连接，以及I2S数据线是否正确连接到TLV320ADC3101。

2024-10-14 18:09:45 评论举报王玲