完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
0
|
|
相关推荐
3个回答
|
|
|
是的， 虽然AIC3104可以支持不同的采样率，但是使能PLL的话，频率可能会有一定限制。
这里给出了D=0000和 D ≠ 0000的情况下的PLL_CLKIN的频率范围。 您这里1.024Mhz的BCLK是使用的32fs，fs=32Khz吧？ |
|
|
|
|
|
|
|
|
AIC3104C是一款高性能的音频编解码器，内部集成了PLL（相位锁定环）模块。PLL模块的主要功能是将输入的时钟信号进行倍频、分频或相位调整，以满足音频编解码器的工作需求。在您的问题中，您关心的是PLL_CLKIN的输入范围，即PLL模块能够接受的时钟信号频率范围。
根据AIC3104C的数据手册，PLL_CLKIN的输入范围确实有一定的限制。通常情况下，PLL_CLKIN的输入范围为2MHz至25.6MHz。这意味着，PLL模块可以接受的最低输入频率为2MHz，最高输入频率为25.6MHz。这个范围是根据PLL模块的设计和性能要求来确定的，以确保PLL模块能够稳定地工作并满足音频编解码器的需求。 在您的情况下，主控给BCLK引脚送1.024MHz的矩形波信号。由于1.024MHz低于PLL_CLKIN的最低输入频率2MHz，因此AIC3104C的PLL模块可能无法正常工作。为了确保PLL模块能够正常工作，您需要将输入的时钟信号频率提高到2MHz或更高。 在Slave模式下，AIC3104C的PLL模块会根据输入的BCLK信号来调整内部的时钟信号。在这种情况下，您可以尝试将主控输出的BCLK信号频率提高到2MHz或更高，以满足PLL模块的输入要求。同时，您还需要确保主控输出的BCLK信号质量良好，以避免对音频编解码器的性能产生不良影响。 总之，AIC3104C内部PLL模块中的PLL_CLKIN的输入范围为2MHz至25.6MHz。在您的应用中，您需要确保主控输出的BCLK信号频率在这个范围内，以确保PLL模块能够正常工作。如果需要进一步调整时钟信号频率，您可以考虑使用外部时钟源或调整主控的时钟输出设置。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
NA555DR VCC最低电压需要在5V供电，为什么用3.3V供电搭了个单稳态触发器也使用正常?
661 浏览 3 评论
MSP430F249TPMR出现高温存储后失效了的情况，怎么解决？
587 浏览 1 评论
对于多级放大电路板，在PCB布局中，电源摆放的位置应该注意什么？
1041 浏览 1 评论
720 浏览 0 评论
普中科技F28335开发板每次上电复位后数码管都会显示，如何熄灭它？
516 浏览 1 评论
请问下tpa3220实际测试引脚功能和官方资料不符，哪位大佬可以帮忙解答下
150浏览 20评论
请教下关于TAS5825PEVM评估模块原理图中不太明白的地方，寻求答疑
115浏览 14评论
在使用3254进行录音的时候出现一个奇怪的现象，右声道有吱吱声，请教一下，是否是什么寄存器设置存在问题？
119浏览 13评论
TLV320芯片内部自带数字滤波功能，请问linein进来的模拟信号是否是先经过ADC的超采样？
117浏览 12评论
TPA6304-Q1: TPA6304 两片公用一组I2C的话，其中一片配置不成功怎么办
159浏览 10评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
343
评论
淘帖
241
