完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
LS1046A 数据表第 5.1 节列出了“核心集群组 PLL 频率”最小值 1000 MHz。这令人困惑:这是 CGA_PLL1 和 CGA_PLL2 的最低工作频率还是 CoreClock 的最低频率?
这应该指定为两行:一行用于 CGA_PLL 最小/最大频率,另一行用于 Coreclock 最小/最大频率。 |
|
相关推荐
|
|
只有小组成员才能发言,加入小组>>
1905个成员聚集在这个小组
加入小组我的项目我做主,使用GN+Ninja来完成构建系统(VSCode开发RT106X)
36355 浏览 0 评论
NXP IMX8应用处理器快速入门必备:技巧、使用、设计指南
4392 浏览 0 评论
6044 浏览 1 评论
6760 浏览 0 评论
NXP i.MX6UL开发板(linux系统烧录+规格+硬件+模块移植)使用手册
4209 浏览 0 评论
617浏览 2评论
求助,S32G上Core M启动后如何让Core A在Flash指定位置加载uboot?
612浏览 2评论
ESP32-WROVER-IE + LAN8720以太网,GPIO0电压只有1.6v,无法正常进入spi flash boot模式如何解决?
602浏览 2评论
求分享适用于PN7160 Android的NFC工厂测试应用程序
692浏览 2评论
791浏览 2评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-19 14:41 , Processed in 0.801225 second(s), Total 46, Slave 39 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号