[问答]

NUCLEO-F302一旦把STYB拉低，再想拉高它EN_FAULT脚就输出低电平报故障了，怎么解决？

问答对人有帮助，内容完整，我也想知道答案 0 一旦把STYB拉低(想修改细分模式),再想拉高它,EN_FAULT脚就输出低电平报故障了，不能恢复哪有官方demo啊~！！！！！！！！！！！！ NUCLEO-F302板子 0 本主题由 Harmony技术专家于 2024-4-19 14:58 审核通过
2024-4-19 07:45:07　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × heks 该类别下有 50 个回答。邀请回答 hgimtk 该类别下有 44 个回答。邀请回答新星之火12138 该类别下有 42 个回答。邀请回答 wang21cj 该类别下有 41 个回答。邀请回答 chm5 该类别下有 40 个回答。邀请回答 hjfjsdgfjdsf 该类别下有 37 个回答。邀请回答 fdjslkjd 该类别下有 35 个回答。邀请回答 uvysdfydad 该类别下有 35 个回答。邀请回答 werywer 该类别下有 35 个回答。邀请回答 h1654155957.9520 该类别下有 35 个回答。邀请回答 jenny042 该类别下有 34 个回答。邀请回答 dfzvzs 该类别下有 34 个回答。邀请回答维生素B2 该类别下有 34 个回答。邀请回答凤毛麟角该类别下有 34 个回答。邀请回答 ggfvxv 该类别下有 33 个回答。邀请回答刘洋该类别下有 33 个回答。邀请回答 meihuacg 该类别下有 33 个回答。邀请回答 hfgdzc 该类别下有 33 个回答。邀请回答 lining870815844 该类别下有 32 个回答。邀请回答 h1654155275.6678 该类别下有 32 个回答。邀请回答举报李丽华相关推荐 • TPA3110D2设置最低增益后FAULT输出低，为什么？ 144 • 请问AD8233导联脱落。SDN拉低，RLDSDN也拉低，LOD一直输出低电平是什么原因？ 2698 • 请问GPIO管脚设为输出拉低，但外部信号把它拉高了那还可以读吗？ 2452 • CH573的中断一旦接低电平程序就不运行了怎么解决？ 319 • 高低电平判别 1701 • AD2S1210&EVAL-AD2S1210EDZ应用中SCLK波形在拉高的时0.7V左右 1429 • IR2136S使能问题 6782 • 单片机高低电平问题 15625 • 关于51单片机的输入输出，高、低电平的问题【问题补充】 31363 • CC1125晶振稳定后SO没有被拉低电平？ 3012 1个回答

答案对人有帮助，有参考价值 0 这个问题可能是由于配置错误或继电器故障导致的。首先，请确保正确配置STYB引脚和EN_FAULT引脚。然后，检查继电器连接和驱动电路是否正确。确认继电器能正常开关，且没有损坏。如果仍然不能解决问题，请尝试以下操作： 1. 重置MCU，或者重新烧录固件程序，确保没有其他错误导致问题。 2. 检查NUCLEO-F302板子的电源供应情况。确保电源电压稳定。 3. 检查硬件设计，确认没有其他模块或引脚的操作干扰了STYB和EN_FAULT引脚。 4. 如果可能的话，尝试使用其他NUCLEO开发板，以确定是否为硬件问题。

2024-4-19 15:59:52 评论举报卢表镜