完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
本人使用EVAL-AD2S1210EDZ 配合 ti的一个评估板进行AD2S1210的调试,使用官方提供的驱动例程,发现只要WR脚拉低,SCLKSDISDO就会呈现如下情况:
本来应该是拉高(如果断开WR),SCLK为3.3V, 一旦接通WR,SCLK的波形虽然正确,但是在拉高的时候是0.7V(稳定)左右 请问是哪些原因可能造成这个问题 |
|
相关推荐
3个回答
|
|
您是说SCLK的高电平在WR接通的时候变成了0.7V?
请测量一下芯片各个电源处的电流是多少,是否在手册规定的范围内。 另外,发送一下您的原理图,帮您检查一下。另外,您也可以自己检查一下AD2S1210和TI的评估板连接时数字通道是否连接正确。 |
|
|
|
您好,请问你现在还在用AD2S1210芯片吗?我现在读取寄存器有问题,配置激励信号频率也和官网给的结果不一样,我按照例程设置串行通讯,SOE拉低,设置CS WR SMPL A0A1 DB13 14 ,我这样操作是否正确?
|
|
|
|
Ybonnie 发表于 2018-11-7 10:47 你好,刚才已经回复你了,请查看,另外进行配置时,A0A1pin需要先进行拉高配置。 |
|
|
|
只有小组成员才能发言,加入小组>>
1007 浏览 2 评论
给ADUM4223 增加信号驱动15V电压就不正常, 波动很大会被烧是什么情况?
1397 浏览 2 评论
ADP5092 SYS端口为2.09V,但是REG_OUT为0是什么原因?
1943 浏览 1 评论
ad7193差分输入ain1与ain2差是正值时,读到电压与实际值误差小,但为负值值,误差就变的很大
4276 浏览 2 评论
9068 浏览 1 评论
ADC3442采集,分析数据出现有规则毛刺,请问是哪方面的问题啊?
1561浏览 3评论
AD7190状态寄存器一直是0x80,连续转换模式下RDY不拉低
1700浏览 2评论
1009浏览 2评论
1684浏览 2评论
给ADUM4223 增加信号驱动15V电压就不正常, 波动很大会被烧是什么情况?
1398浏览 2评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-29 06:40 , Processed in 0.891336 second(s), Total 82, Slave 66 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号