[问答]

请问一下Vivado HLS设计流程是怎样的？

1099 HLS

问答对人有帮助，内容完整，我也想知道答案 0 Vivado HLS设计流程是怎样的？ 0
2021-6-17 10:33:59　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × Elva_chen 该类别下有 5 个回答。邀请回答 cmh25 该类别下有 5 个回答。邀请回答风动影随该类别下有 5 个回答。邀请回答 uwuefsdf 该类别下有 5 个回答。邀请回答 60user48 该类别下有 5 个回答。邀请回答 billbian 该类别下有 5 个回答。邀请回答 60user106 该类别下有 4 个回答。邀请回答 h1654155602.2407 该类别下有 4 个回答。邀请回答 sdgsgsgs 该类别下有 4 个回答。邀请回答 qa110 该类别下有 4 个回答。邀请回答梅子74 该类别下有 4 个回答。邀请回答蟹蟹蟹蟹该类别下有 4 个回答。邀请回答 tozhyan 该类别下有 4 个回答。邀请回答 zkzk196599 该类别下有 4 个回答。邀请回答 hvyweyrrwwrr 该类别下有 4 个回答。邀请回答 Oo一笑该类别下有 4 个回答。邀请回答 dechun28448 该类别下有 4 个回答。邀请回答 huhuiyun 该类别下有 4 个回答。邀请回答 freedom0zh 该类别下有 4 个回答。邀请回答 yuxiangxyz 该类别下有 3 个回答。邀请回答举报李莉相关推荐 • vivado HLS出现错误怎么处理？ 3227 • 请问如何只下载Vivado HLS 2015.2 5239 • 请问Vivado HLS出现这种情况是什么原因呢？ 1114 • 熟悉Vivado HLS基本功能要多少时间？ 1753 • 请问Vivado HLS不会合成这个特殊声明吗？ 1339 • 怎么在Vivado HLS中生成IP核？ 3386 • 来自vivado hls的RTL可以由Design Compiler进行综合吗？ 2349 • 如何使用Vivado HLS生成了一个IP 2564 • 打开vivado HLS时出现问题，重新卸载安装都没有用吗，请问是什么情况？ 3141 • vivado hls axi接口问题 1997 1个回答

答案对人有帮助，有参考价值 0 Vivado HLS给FPGA设计提供了一种新的方式，可以让软件工程师直接介入FPGA开发，加速了各种算法在FPGA上实现和应用的进程，特别是在如今人工智能大潮流下，Vivado HLS可以加速各种机器学习，深度学习算法在FPGA上的实现，加速算法落地和产业实现。 1、传统的RTL设计流程传统用于FPGA设计的方法都是基于RTL描述的，RTL即基于Verilog/VHDL等硬件描述语言直接对所需要实现的硬件进行描述，然后生成相应的硬件电路，基本流程如下图所示： 2、基于C/C++的Vivado HLS设计流程基于C/C++的Vivado HLS设计流程采用C/C++高级程序语言进行FPGA开发，可以使软件工程师直接介入FPGA硬件开发，可以加速各种应用落地，基本流程如下所示：在Vivado HLS中与在Vivado中类似，具体的设计流程有添加C源文件，添加C测试文件，C仿真，C综合，C/RTL联合仿真，导出RTL等几个步骤，基本流程如下图所示： 3、Vivado HLS设计流程实例讲解在开始实例讲解之前，我们先介绍一下我们实例中需要的几个源文件。为简单起见，本实例主要实现一个简单的数组加法。顶层文件：VectorAdd.c，此文件为设计的顶层文件，并且一个Vivado HLS只能有一个顶层文件，一个顶层文件中只能包含一个函数，如果需要调用其他子函数的话，可以再其他文件中定义了之后在顶层文件中调用。 #include "VectorAdd.h"void VectorAdd(data_t A[N],data_t c,data_t B[N]){ unsigned int i; myloop: for(i=0;i="A+c;" }=""头文件：VectorAdd.h，此文件为头文件，主要为一些宏定义和函数声明。 #define N 5 typedef int data_t;void VectorAdd(data_t A[N],data_t c,data_t B[N]);测试文件：VectorAdd_tb.c，此文件为整个工程的测试文件，Vivado HLS中默认main函数为测试函数，其中main函数必须是有返回值的函数，其中定义返回1为测试失败，返回0为测试成功。 #include "VectorAdd.h"#include "stdio.h"int main(){ data_t A[N]={-4,-3,0,1,2}; data_t c=5; data_t B[N]={0}; data_t RefB[N]={1,2,5,6,7}; unsigned int i=0; unsigned int errcnt=0; VectorAdd(A,c,B); for(i=0;i0) { printf("test failedn"); return 1; } else { printf("test passn"); return 0; }}介绍完所需的几个文件后，下面我们开始一步一步的介绍如何创建工程和工程设计。第一步：创建工程第二步：添加顶层文件第三步：添加测试文件第四步：创建solution和选择芯片类型第五步：C仿真第六步：C综合综合完成之后，可以查看资源，时序，延时等报告综合完成之后生成了Verilog和VHDL代码。第七步：C/RTL协同仿真 C/RTL协同仿真后可以查看相应的RTL仿真波形。第八步：导出RTL

2021-6-17 16:59:42 评论举报陈玉兰