完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
您好Xilinx的用户和员工，
我们正在考虑购买Zynq 7000用于机器视觉任务。 我们没有编程FPGA的经验，并希望使用Vivado HLS来指导和加速我们的工作。 关于这种方法的一些问题： 您对Vivado HLStool的体验是什么，与手工编码的RTL相比，这种应用的结果有多好（简单的机器视觉，而不是非常复杂的代码）？ 像我们这样的初学者是否能够对生成的RTL代码进行适当的后期改进？ 您能粗略估计一下熟悉Vivado HLS基本功能所需的时间吗？ 在此先感谢您的回答！ 
0
|
|
相关推荐
5个回答
|
|
|
C，
当我管理工程师团队时，我的一般规则是在所有工具，用法等方面掌握新设备六个月。 什么“它”，uP，FPGA，复杂的外围设备等并不重要。 我总是很难说服我的经理这个“规则”，但我经常这样，经过一段时间没有人质疑我。 趋势是变得乐观，并设定不切实际的目标，这只会阻碍团队，使你的管理陷入困境，并可能导致失败，因为错过了最后期限，项目被匆忙取消。 以上是我自己的看法，从15年来管理电信系统设计。 这种观点绝不反映Xilinx的任何观点：它们都是我自己的观点。 具体来说，只需从c创建门即可。 魔鬼在细节中，并且大多数时间不会花费在HLS上，而是与其他所有东西一起使用（现在，获得大门已经非常方便了）。 使用pragma来“帮助”HLS引导能量的经验将改善转换代码到门的大小和速度，但这很快发生，因为变化的影响几乎立即可用（更像是调试软件，而不是调试硬件 ）。 Austin Lesea主要工程师Xilinx San Jose 在原帖中查看解决方案 |
|
|
|
|
|
C，
从在线HLS演示中可以看出，创建的代码与vetrilog或VHDL中的野兽手编码相同。 HLS流程旨在使那些没有先前FPGA经验的人能够在创建可行的设计方面取得成功。 我建议您下载免费评估工具，并处理视频处理示例。 真正的HLS最适合以最佳方式将数据流设计与RTL匹配，大约需要1/10的时间来开发（或更好）。 复杂的控制流也没有合成（有效），但它们合成，并且仍然节省了大量时间。 当然，我们一直在努力改进HLS，所以我对复杂控制流的评论可能是一个旧项目。 仍然需要FPGA设备结构和操作的一些知识，当然，您需要学习正确使用这些工具。 Xilinx有许多在线视频和教程，正如我所建议的那样，试试吧。 最后，Zynq书是必须的：出色的书写！ http://www.zynqbook.com/ 和视频HLS库： http://www.wiki.xilinx.com/HLS+Video+Library 和ug871： Vivado设计套件教程 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
|
感谢您提供所有这些信息。
不过，我的第三个问题依旧。 任何人都可以估计我们需要多长时间才能习惯这个工具吗？ 关于原始产品（AutoPilot）的详细说明 在RTL仿真和综合方面经验丰富的硬件设计师 预计将花费6至7周的时间在AutoESL上[Vivado HLS的前身] 现在，我们不是经验丰富的设计师，但自2009年以来，该工具可能已经有了很大的改进。我们可以期待一些类似的时间吗 |
|
|
|
|
|
C，
当我管理工程师团队时，我的一般规则是在所有工具，用法等方面掌握新设备六个月。 什么“它”，uP，FPGA，复杂的外围设备等并不重要。 我总是很难说服我的经理这个“规则”，但我经常这样，经过一段时间没有人质疑我。 趋势是变得乐观，并设定不切实际的目标，这只会阻碍团队，使你的管理陷入困境，并可能导致失败，因为错过了最后期限，项目被匆忙取消。 以上是我自己的看法，从15年来管理电信系统设计。 这种观点绝不反映Xilinx的任何观点：它们都是我自己的观点。 具体来说，只需从c创建门即可。 魔鬼在细节中，并且大多数时间不会花费在HLS上，而是与其他所有东西一起使用（现在，获得大门已经非常方便了）。 使用pragma来“帮助”HLS引导能量的经验将改善转换代码到门的大小和速度，但这很快发生，因为变化的影响几乎立即可用（更像是调试软件，而不是调试硬件 ）。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
|
很好的答案，非常感谢！
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2459 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1143浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
447浏览 1评论
2002浏览 0评论
726浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1773
评论
淘帖
2694
