完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
你好,
我使用Vivado HLS生成了一个IP。 从HLS测量的执行和测量的执行时间实际上显着不同。 由HLS计算的执行非常小(0.14 ms),但是当我使用AXI计时器在真实场景中测量它时,显示3.20 ms。 为什么会有这么多差异? HLS没有告诉实际执行时间? 等待回复。 问候 |
|
相关推荐
6个回答
|
|
|
|
|
|
显而易见的原因是:
(1)正在等待I / O. 如果它从AXI DMA(或输出到AXI DMA)流入并且DMA暂停,则该块也将被强制暂停。 类似的问题,如果它流入/流出任何其他块,或使用AXI主机进行RAM访问,或类似的东西。 (2)你在综合过程中给出了错误的信息。 如果在主循环中放入“#pragma HLS LOOP_TRIPCOUNT max = 1”,几乎任何块都将在100ns内“完成”(根据HLS)。 当然,如果它在达到“停止”条件之前实际运行了10000000次迭代,那么这个数字将是完全错误的。 |
|
|
|
Hellomuzaffer,
感谢您的回复。 PS通过GP0连接到IP,而IP则以矩阵作为输入。 当我开始执行IP时,我也启动了AXI计时器,它计算IP所用的时钟以完成执行。 等待您的回复。 问候 |
|
|
|
Hiu4223374,
谢谢你的评论。 我没有通过AXI DMA流式传输。 IP的输入是通过GP0端口,它以矩阵作为输入。 执行完成后,我只需从IP的输出寄存器中读取结果。 等待您的回复。 |
|
|
|
你计算将数据加载到IP中的时间,还是只是在触发“开始”时开始计数。
另外你如何决定何时完成IP? 你有中断还是轮询“完成”位?你应该意识到通过GP0写入非常慢(最大20 MB / s)。 确保在计算中考虑写入将要引入的延迟。 - 如果提供的信息有用,请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。 |
|
|
|
|
|
|
|
只有小组成员才能发言,加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2459 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1144浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
447浏览 1评论
2002浏览 0评论
726浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-22 16:23 , Processed in 1.532468 second(s), Total 86, Slave 70 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号