完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
在UG586中,为DQ / DQS网络和CK寻址/控制指定了偏移限制。
这些偏斜限制是否假设特定的走线阻抗和终端? 走线阻抗是否会影响偏斜限制? 在UG,它还指出: 单端40Ω走线和终端需要以1,333 Mb / s的速率运行 更高。 在1,333 Mb / s以下可接受50Ω。 工作在1,333 Mb / s和以下时,需要差分80Ω走线和终端 更高。 在1,333 Mb / s以下可接受100Ω。 在我们的应用中,我们以1066 Mb / s的速度运行,其中SE走线为60欧姆,差分走线为100欧姆。 |
|
相关推荐
3个回答
|
|
用户指南,
......假设你完全遵循它们。 如果不这样做,那么您必须执行自己的信号完整性工程,以证明您的系统按设计可行。 您无法双管齐下:要么完全按照用户指南中的说明执行操作。 或者你自己完成所有必需的工程。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
|
|
|
正确,
但是,我提醒您进行信号完整性工程。 如果您需要帮助,Xilinx和Xilinx分销商销售办事处将提供现场工程师信号完整性专家,以帮助您完成模拟。 如果您希望确认您的pcb将按预期工作,他们将拥有CAD工具许可证来为您运行模拟。 当然,他们不会做所有的工作,但是为了确认和“假设”问题,他们可以帮助你。 毕竟,目标是使用我们设备的工作系统, Austin Lesea主要工程师Xilinx San Jose |
|
|
|
只有小组成员才能发言,加入小组>>
2215 浏览 7 评论
2640 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2119 浏览 9 评论
3188 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2243 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
491浏览 1评论
1570浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2217浏览 0评论
543浏览 0评论
1704浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-6-26 21:12 , Processed in 1.215026 second(s), Total 81, Slave 64 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191