完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
大家好,
我从Vivado导出了CSV文件,其中有关于I / O端口的最小和最大跟踪延迟的Igot信息,但没有关于跟踪长度的信息。 我怎样才能追踪长度? 提前致谢。 马尔科 |
|
相关推荐
8个回答
|
|
封装中的走线长度不是您在电路板上消除所需的长度,而是必须进行校正的延迟。
PCB中每单位长度的延迟取决于所使用的材料,并且可以具有宽范围(典型值为150-185 ps /英寸)。 您必须确定此因素对PCB的影响,然后将转换应用于报告每个封装引脚的延迟值。 例 PCB转换(ps / inch) 150 160 170 180 Pkg(ps) 密尔 密尔 密尔 密尔 针1 75 500 469 441 417 第2针 100 667 625 588 556 斜 25 167 156 147 139 过去,每个封装引脚都会报告走线长度,但这需要用户使用Xilinx转换因子将长度值转换为时间,然后再次转换为用户PCB转换因子的长度。 用户经常忽略该要求,导致PCB中的补偿不正确。 报告延迟值是传递每引脚规范的更好方法。 ------您是否尝试在Google中输入问题? 如果没有,你应该在发布之前。太多结果? 尝试添加网站:www.xilinx.com |
|
|
|
在那里,我如何从vivado导出CSV文件,在那里我可以获得有关I / O端口的最小和最大跟踪延迟时间的信息?非常感谢
|
|
|
|
在Vivado中打开实现的设计。
然后选择菜单项File-> Export-> Export I / O Ports。 第一个选项是CSV。 或者,从Tcl控制台,您可以: open_run impl_1 write_csv CSV文件中的前六列是: IO Bank,引脚号,IOB别名,站点类型,最小跟踪延迟(ps),最大跟踪延迟(ps) 跟踪长度也是一列,但该列为空。 丹尼尔 |
|
|
|
非常感谢!Lightman
|
|
|
|
你好,
只是为了确保我理解正确。 每个FPGA引脚的IO端口延迟不同,可以在Vivado中排除,在IBIS中不考虑,在测量“补偿飞行时间”(即在FPGA引脚和DDRx或ADC之间)之后,应该为每条迹线手动添加。 谢谢, -Reza |
|
|
|
|
|
|
|
嗨,
我在这里遗漏了一些东西,也许你可以帮我解释一下。 我正在使用XCVU13P FHGB2104包。 使用的材料是PANASONIC MEGTRON 6(N)R-5670(N),其Er为3.2,导致TPD为151.6054Ps /英寸 A.K.A 0.151ps / mil 当我查看来自DDR4字节组的Byte组的数据Min / Max时,我将获得最小和最大延迟时间的平均值并将其除以0.151。 我得到了以下内容。 针号 现场 网站类型 最小跟踪延迟(ps) 最大跟踪延迟(ps) AVG跟踪延迟(ps) 校正值(/ 1000) 跟踪延迟(每行差异)(ps) (最长值 - 自有价值) 迹线长度补偿(Mil) 禁止 接口 BC38 IOB_X0Y323 IO_L6N_T0U_N11_AD6N_45 227323,00 229608,00 228465,50 228,47 26,68 176,69 interface_memory_ddr4_0_3 BB38 IOB_X0Y322 IO_L6P_T0U_N10_AD6P_45 226827,00 229107,00 227967,00 227,97 27,18 179,99 interface_memory_ddr4_0_3 BD39 IOB_X0Y321 IO_L5N_T0U_N9_AD14N_45 241917,00 244348,00 243132,50 243,13 12,01 79,56 interface_memory_ddr4_0_3 BC39 IOB_X0Y320 IO_L5P_T0U_N8_AD14P_45 253870,00 256421,00 255145,50 255,15 0,00 0,00 interface_memory_ddr4_0_3 BF37 IOB_X0Y317 IO_L3N_T0L_N5_AD15N_45 226164,00 228437,00 227300,50 227,30 27,85 184,40 interface_memory_ddr4_0_3 BE37 IOB_X0Y316 IO_L3P_T0L_N4_AD15P_45 228045,00 230336,00 229190,50 229,19 25,96 171,89 interface_memory_ddr4_0_3 BF38 IOB_X0Y315 IO_L2N_T0L_N3_45 228395,00 230690,00 229542,50 229,54 25,60 169,56 interface_memory_ddr4_0_3 BE38 IOB_X0Y314 IO_L2P_T0L_N2_45 226685,00 228963,00 227824,00 227,82 27,32 180,94 interface_memory_ddr4_0_3 这意味着我必须补偿超过100米的痕迹,这似乎有点长,不是吗? 我是指一个字节之间.. 我只是希望这证实我正确地做到了.. 提前致谢! |
|
|
|
|
|
|
|
只有小组成员才能发言,加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2459 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1155浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
583浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
449浏览 1评论
2004浏览 0评论
728浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-22 23:49 , Processed in 1.483845 second(s), Total 91, Slave 74 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号