完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
HI,
我正在研究NetFPGA(XC7K325TFFG676)。 我正在使用三模式以太网MAC和MIG(QDR控制器)IP内核。 在实现时,我收到以下错误: [放置30-110]以下IOB使用数字控制阻抗功能(DCI)并受限制(LOC约束)到I / O bank 32.此功能要求同一I / O bank中的VRN和VRP引脚 以下VR引脚当前被锁定,不能用于提供必要的参考.IO标准:SioStd:HSTL_I_DCI VREF = 0.75 VCCO = 1.5终止:2 TermDir:在VccAuxIOType中:0 BufioId:5 Bank :32放置RClock:放置的IOB列表:术语:qdriip_cq_n SioStd:HSTL_II_DCI VREF = 0.75 VCCO = 1.5终止:2 TermDir:BiDi Bank:32已放置:已放置的IOB列表:术语:mdio SioStd:HSTL_I_DCI VREF = 0.75 VCCO = 1.5终止:2 TermDir:在VccAuxIOType中:0 Bank:32已放置:已放置的IOB列表:术语:qdriip_cq_p SioStd:HSTL_I_DCI VREF = 0.75 VCCO = 1.5终止:2 TermDir:在VccAuxIOType中:0 IdelayId:2 Bank:32已放置:放置的IOB列表:术语:qdriip_q [0]术语:qdriip_q [1]术语:qdriip_q [2]术语 :qdriip_q [3]术语:qdriip_q [5]术语:qdriip_q [5]术语:qdriip_q [7]术语:qdriip_q [8]术语:qdriip_q [9]术语:qdriip_q [10]术语:qdriip_q [11]术语:qdriip_q [12]术语:qdriip_q [13]术语:qdriip_q [14]术语:qdriip_q [15]术语:qdriip_q [16]术语:和qdriip_q [17] 占用VR站点列表:VR引脚:V13占用术语:mdc VR引脚:W13占用术语:mdio 我已经给出了设备参考手册中指定的引脚编号,如附图所示。 当我将mdc和mdio的IOSTANDARD设置为LVCMOS18时,我得到一个错误,说银行中存在冲突的电压(32)。 之后我将IOSTANDARD更改为HSTL_II和HSTL_II_DCI,但错误仍然存在。 什么是合适的IOSTANDARD? 如果需要,我还附上了设备原理图。 (注意:qdr引脚的IOSTADARDS由生成的xdc文件中的MIG工具设置)。 谢谢。 netfpga-1g-cml_sch(2).pdf 7912 KB |
|
相关推荐
4个回答
|
|
@ shashank0694
请检查UG571“在同一组中组合I / O标准的规则”并相应地更改IO标准 LVCMOS15可能有效。 希望这可以帮助 -Vanitha -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索, 您可能会找到相关信息。请留下帖子 - “接受为解决方案”,如果提供的信息有用且回复,请给予赞誉 在原帖中查看解决方案 |
|
|
|
@ shashank0694
请检查UG571“在同一组中组合I / O标准的规则”并相应地更改IO标准 LVCMOS15可能有效。 希望这可以帮助 -Vanitha -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索, 您可能会找到相关信息。请留下帖子 - “接受为解决方案”,如果提供的信息有用且回复,请给予赞誉 |
|
|
|
@ shashank0694
你看到LVCMOS15有什么错误吗? -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索, 您可能会找到相关信息。请留下帖子 - “接受为解决方案”,如果提供的信息有用且回复,请给予赞誉 |
|
|
|
|
|
|
|
只有小组成员才能发言,加入小组>>
2374 浏览 7 评论
2790 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2257 浏览 9 评论
3331 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2421 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
745浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
532浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
355浏览 1评论
749浏览 0评论
1950浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-19 03:23 , Processed in 1.479475 second(s), Total 82, Slave 65 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号