完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
我们拥有视频缩放器IP。
我们在某些模式下看到错误,其中缩放器将TUSER(SOF)设置为错误。 我们可以在Chipscope中看到,缩放器正在每隔一帧正确设置它,并且每隔一帧都错误地设置它。 如果设置错误,则始终处于相同的错误行。 视频输出也不正确。 我们有一个测试模式,视频输出不正确。 在其他缩放模式下,缩放器正常工作。 有没有人见过这个问题? 如果有人可以帮忙,我可以分享更多数据。 谢谢! |
|
相关推荐
1个回答
|
|
我们在FPGA中运行4K源。
我们在帧缓冲区前面有一个裁剪电路。 我们裁剪0-959像素(H)和0-536行(V)并将裁剪后的图像存储到帧缓冲区中。 然后,该设计将AXI流信号正确地创建到以320MHz运行的定标器中。 缩放器设置为将裁剪后的图像缩放回1920x1080。 定标器的输出被送入DVI PIX发生器电路中的缓冲器FIFO,然后输出FPGA。 从缩放器中的寄存器100开始,我们读到: 0x07000100:00080000 0007F49F 021903C0 03BF0000 02180000 04380780 00000404 000000000x07000120:00000000 00000000 00000000 00000000 00000000 0057FEFA 00000000 00000000 当然,帧缓冲区和DVI缓冲区FIFO也在320MHz运行。 时间分数很好,但我们总是有一些地址线只是大麦错过时间。 我们试图用一个慢得多的时钟来设计设计,以确定是否满足时序,但它始终是100%的失败。 还有什么事情你需要知道? |
|
|
|
只有小组成员才能发言,加入小组>>
2385 浏览 7 评论
2800 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2264 浏览 9 评论
3336 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2433 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
759浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
548浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
371浏览 1评论
1966浏览 0评论
685浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-26 09:02 , Processed in 1.195231 second(s), Total 79, Slave 62 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号