完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
当我编译视频缩放器位精确C模型时,我收到以下错误消息。
这似乎是一个缺少的库。 该文档没有描述用于编译示例代码的库。 我包括以下库:libIp_v_tc_v6_1_bitacc_cmodel.lib,libIp_v_ycrcb2rgb_v4_0_bitacc_cmodel.lib libIp_v_scaler_v8_1_bitacc_cmodel.lib 1> run_bitacc_cmodel.obj:错误LNK2019:函数_BitExtend中引用的未解析的外部符号_get_chroma_size 1> run_bitacc_cmodel.obj:错误LNK2019:函数_read_config_file中引用了未解析的外部符号_alloc_yuv8_frame_buff 1> run_bitacc_cmodel.obj:错误LNK2019:函数_read_config_file中引用的未解析的外部符号_free_yuv_frame_buff 1> run_bitacc_cmodel.obj:错误LNK2019:函数_ExecuteScalerModel中引用的未解析的外部符号_read_yuv8 1> run_bitacc_cmodel.obj:错误LNK2019:函数_ExecuteScalerModel中引用的未解析的外部符号_write_yuv8 1> run_bitacc_cmodel.obj:错误LNK2019:函数_ExecuteScalerModel中引用的未解析的外部符号_copy_yuv8_to_video 1> run_bitacc_cmodel.obj:错误LNK2019:函数_ExecuteScalerModel中引用的未解析的外部符号_copy_video_to_yuv8 1> run_bitacc_cmodel.obj:错误LNK2019:函数_ExecuteScalerModel中引用的未解析的外部符号_yuv8_422to444 1> run_bitacc_cmodel.obj:错误LNK2019:函数_ExecuteScalerModel中引用的未解析的外部符号_yuv8_444to420 1> run_bitacc_cmodel.obj:错误LNK2019:函数_alloc_coefs_buff中引用了未解析的外部符号_allocbuff16p 1> run_bitacc_cmodel.obj:错误LNK2019:函数_BitExtend中引用的未解析的外部符号_alloc_video_buff 1> run_bitacc_cmodel.obj:错误LNK2019:函数_read_config_file中引用的未解析的外部符号_free_video_buff 1> run_bitacc_cmodel.obj:错误LNK2019:函数_ExecuteScalerModel中引用的未解析的外部符号_xilinx_ip_v_scaler_v8_1_bitacc_simulate 1> run_bitacc_cmodel.obj:错误LNK2019:函数_yuv_processing中引用的未解析的外部符号_xilinx_ip_v_ycrcb2rgb_v4_0_get_default_generics 1> run_bitacc_cmodel.obj:错误LNK2019:函数_yuv_processing中引用的未解析的外部符号_xilinx_ip_v_ycrcb2rgb_v4_0_get_default_inputs 1> run_bitacc_cmodel.obj:错误LNK2019:未解析的外部符号_xilinx_ip_v_ycrcb2rgb_v4_0_bitacc_simulate在函数_ExecuteScalerModel中引用 1> .. .. v_scaler.exe:致命错误LNK1120:16个未解析的外部 有人可以给我一些解决这个问题的建议吗? 附件是我的Visual Studio 2013项目。 我尝试过Visual Studio版本2008,2010和2013.我无法编译实例 任何版本。 我需要使用Video Scaler 8.1,我不想使用Video Scaler v7.0。 Xilinx技术支持, 请支持您的客户。 谢谢。 v_scaler.zip 2169 KB |
|
相关推荐
3个回答
|
|
男,
你以前有v7.0的核心工作吗? 这可能是由于新文件与v7.0文件混淆(写入不同的位置?或者可能已损坏)? 您是否为32位或64位环境重新编译了新的v8.1 dll? zip文件中的日期看起来很旧.... Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言,加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2461 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1161浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
584浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
451浏览 1评论
2005浏览 0评论
729浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-23 08:27 , Processed in 1.300652 second(s), Total 52, Slave 45 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号