完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
1448
|
大家好！
在pg009缩放器v8.1中，该文档描述了如何在裁剪模式下设置aperture_start_pixel，aperture_end_pixel，aperture_start_line，aperture_end_line。但是它没有说明coreclk，s_axis_video_aclk，m_axis_video_aclk是如何计算的。那么，如何计算clk？ 谢谢 
0
|
|
相关推荐
2个回答
|
|
|
在第47页
|
|
|
|
|
|
嗨@sunyonglai，
我必须说的第一件事是不再支持缩放器IP。 此IP已停止使用。 您应该使用视频处理子系统（仅作为缩放器）作为替代。 那么对于时钟频率，s_axis_video_aclk / m_axis_video_aclk应该至少是你的输入/输出像素时钟，我会使用更快的一个作为coreclk。 问候， 弗洛朗 FlorentProduct应用工程师 - Xilinx技术支持EMEA ------------------------------------------ -------------------------------------------------- ----------------------------不要忘记回复，kudo，并接受作为解决方案。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
3118 浏览 7 评论
3407 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2873 浏览 9 评论
3966 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
3057 浏览 15 评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
1325浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
1167浏览 1评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
1026
