完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
2094
|
我是FPGA设计的新手，但我已经阅读了数据表，应用笔记......几周以来我仍然无法使用收发器。但绝望之后，我只是按照这个示例/教程：
http://china.xilinx.com/support/documentation/application_notes/xapp1200-k7-xcvr-wiz-example-design.pdf 我已经将差分时钟源连接到pdf中指示的SMA引脚，我使用板载晶体来提供DRP-clk信号，但设计没有做任何事情。有人可以帮助我，或者 给我一个提示，我怎样才能使用收发器来产生时钟信号？ 我发现很难相信它会如此困难...... 
0
|
|
相关推荐
11个回答
|
|
|
男，
要生成8 GHz时钟信号，需要以每秒16 Gb的速率发送1,0,1,0，...的数据序列。 Kintext 7没有那么快的收发器。 为什么要这么做？ 我所知道的所有器件都使用乘法PLL电路，因此它们可以从100到200 MHz范围内的时钟参考，并创建收发器所需的1到10 Gbps时钟。 因此，即使在上面的第一个示例中，您也不会向设备提供16 GHz时钟（即使它以该速度运行，但它没有）。 那么，你正在努力做什么，为什么呢？ Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
|
嗨，我正在使用Kintex xc7k325tffg900-2，我正在尝试用收发器做一些有用的事情。
首先，我想生成一个收发器输出，传输8 Gb / s。 在我提到的“教程”之后，它被指示使用200 MHz的DRP_CLK_IN（因此我使用了板载晶体）。 但它表示还需要200 MHz的GT_REF_CLK。 在本教程中，有一张图片，它将200 MHz连接到收发器ref-clk输入。这就是我想要实现的，但它不起作用。 |
|
|
|
|
|
我不明白你对DRP时钟的固定。
此时钟用于动态重配置端口，以便能够动态更改属性值而不是配置。 您需要具有提供给GTX的正确外部参考时钟，并且至少需要TXUSRCLK和TXUSRCLK2作为发送数据源。 您的系统中可能存在多个问题，但从基于GTX向导的设计开始，这是正确的第一步。 ------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com |
|
|
|
|
|
对不起，我只是不是很有经验，当我按照第一个问题中提到的教程时，会弹出这个DRP时钟。那么GTREFCLK和TXUSRCLK有什么区别？
|
|
|
|
|
|
>那么GTREFCLK和TXUSRCLK有什么区别？
在继续阅读之前，您需要开始阅读UG476,7系列GTX / GTH用户指南，因为这个问题非常基础，您需要更多知识库才能创建设计。 ------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com |
|
|
|
|
|
我已多次阅读本数据表的部分内容。
现在我明白了TXUSRCLK的作用。所以我的问题是： - txusrclk必须和gtrefclk一样吗？ - 我已经按照这个'教程'，它包含了drp，ref和txusr-clk，但是当我连接参考时钟信号时，如pdf图12所示，我没有在发射机输出端测量任何东西。 |
|
|
|
|
|
> -does txusrclk必须和gtrefclk一样？
请阅读UG476中的“TXUSRCLK和TXUSRCLK2生成”部分以便更好地理解。 在从GTX向导生成示例设计时，确切知道您所做的事情，您应用于电路板和外部连接的约束（您在第一篇文章和范围中提到的时钟源）很难说 哪里不对。 ------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com |
|
|
|
|
|
今天我再次测试了我的设计。
我连接了gtref_clk，确保txusrclk是从txoutclk派生的。 当我将200 mV的200 MHz差分时钟连接到收发器时钟-SMA引脚并测量收发器输出SMA引脚时，没有什么可测量的。我已经附加了我的项目，如果你有时间检查它，那将是 非常感谢。谢谢马蒂亚斯 gtwizard_0_example.zip 1431 KB |
|
|
|
|
|
时钟和收发器的位置限制与KC705 GTX SMA端口匹配，但除此之外我不能说出问题所在。
您需要带出一些调试信号，以确定GTX是否已经复位并且数据是否正确发送到TXDATA端口。 ------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com |
|
|
|
|
|
好的，谢谢。只是忘了提到我使用了500 mV refclock.PS：我已经尝试缓冲我的refclk以便让我的led眨眼作为调试工具（在源文件中注释）但是这不起作用
。 Vivado告诉我它无法将gtrefclk连接到收发器和IBUFDS ...... |
|
|
|
|
|
您应该使用此时钟路径在IO引脚上输出时钟。
我假设时钟被路由到板上的GT输入refclk引脚.CLK_P / N - > IBUFDS_GTE2 - > BUFG - > ODDR2 - > OBUFDS / OBUF - > IO -------------------------------------------------- ----------------------------别忘了回复，给予kudo并接受为解决方案--------- -------------------------------------------------- ------------------- |
|
|
|
|
只有小组成员才能发言，加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2461 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1176浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
587浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
451浏览 1评论
2005浏览 0评论
731浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
1575
