完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
1027
|
你好，
我在Kintex7 Borad上生成了GT收发器向导。 在代码示例设计中，在GT Wrapper中有siome DRP端口： // --------------------------频道 - DRP端口------------------ -------- .GT0_DRPADDR_IN（gt0_drpaddr_i），.GT0_DRPCLK_IN（drpclk_in_i），.GT0_DRPDI_IN（gt0_drpdi_i），.GT0_DRPDO_OUT（gt0_drpdo_i），.GT0_DRPEN_IN（gt0_drpen_i），.GT0_DRPRDY_OUT（gt0_drprdy_i），.GT0_DRPWE_IN（gt0_drpwe_i）， 我不想使用DRP端口。 在示例设计中，它们连接到VIO端口。 因为我不想使用它们，我可以将它们全部设置为零值吗？ 或者使用它们是必要的吗？ 谢谢 
0
|
|
相关推荐
4个回答
|
|
|
您不必使用它们。
在我的GTHE_CHANNEL for Virtex-7中，这比你的GTX包装器低了一步，我有： .DRPADDR（9'd0）,. DRPCLK（1'b0）,. DRPDI（16'd0）,. DRPDO（）,. DRPEN（1'b0）,. DRPRDY（）,. DRPWE（1'b0）， 丹尼尔 |
|
|
|
|
|
|
|
|
|
|
|
嗨，
你不能取消它吗？ 在这种情况下，您可以将它们连接到零，它不应该影响系统。 检查收发器向导用户指南，以获取有关禁用DRP选择的原因的信息.http：//www.xilinx.com/support/documentation/ip_documentation/gtwizard/v2_6/ug769_gtwizard.pdf 谢谢，AnirudhPS：请将此标记作为答案，以防它有助于解决您的问题。如果帖子引导您找到解决方案，请给予赞誉。 |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2378 浏览 7 评论
2793 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2260 浏览 9 评论
3334 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2426 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
751浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
537浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
361浏览 1评论
753浏览 0评论
1955浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
1579
