完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
亲爱的大家，
我是模拟IC设计师，对FPGA知之甚少。 我需要测试芯片。 我想问一下是否有人能帮助我弄清楚是否有可能找到FPGA来满足我的要求。 非常感谢你！ 我的要求如下： 我有一组数据（约43Mbits）。 数据宽度为4位。 我需要先将数据从计算机上传到FPGA的内部存储器，然后以10GHz的时钟频率输出数据。 有可能这样做吗？ 我通过“7系列FPGA GTX / GTH收发器用户指南”扫描，发现“7系列FPGA GTX和GTH收发器是高能效收发器，支持GTX收发器的线速率从500 Mb / s到12.5 Gb / s和13.1 GTH收发器的Gb / s。“ 这是我可以使用的吗？ 
0
|
|
相关推荐
3个回答
|
|
|
收发器当然可以以超过10Gb / s的速度输出数据。
它们无法正确地执行4位宽的流 - 它们被设计为单独的串行通道（当然，您可以将数据分成四个1位通道并在另一端重新组合它们）。 主要限制是转换器仅支持一种I / O标准CML。 如果你正在测试的芯片需要单端信号，这将无法工作（我不确定任何东西都能产生10GHz的单端信号）。 |
|
|
|
|
|
Hiu4223374，
谢谢你的回复！ 1.“将数据拆分成四个1位通道”确实是我所说的。 我的问题是：我能用完全相同的时钟为四个1位通道提供时钟吗？ FPGA的内部存储器是否支持如此高的读操作速度？ 对于每个通道，我需要10Gb / s的恒定数据速率。 它需要透明，没有任何编码/信令。 我只需要传输原始数据。 是的，被测芯片的输入是CML。 我担心的是：我可以编程FPGA的收发器电压摆幅，使其达到350mV吗？ 谢谢。 |
|
|
|
|
|
1. GT输出没有准确计时。
串行收发器具有嵌入式时钟，因为源同步时钟在这些频率下发生故障。 如果绕过TX缓冲区，则规范之间的规格是400 ps偏斜。 很难但是可以手动将输出与相位插补器同步，这对于实验室测试来说可能是可行的。 2. TX摆幅可通过TXDIFFCTRL端口控制，参见该端口的UG描述。 -------------------------------------------------- --------------------------不要忘记回复，不要接受作为解决方案----------- -------------------------------------------------- --------------- |
|
|
|
|
只有小组成员才能发言，加入小组>>
2414 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3371 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2456 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1054浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
577浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
436浏览 1评论
1998浏览 0评论
721浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2070
评论
淘帖
1891
