完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
你好,
我在我的设计中使用xc7vx330tffg1761-2。 Vivado版本是2013.2。 Bank 34,35,36用于实现DDR3 SODIMM接口。 我在Bank 35中分配了另一个外部时钟输入引脚,但Bank 35中的PLL和MMCM被DDR3接口占用,因此我应将此外部时钟路由到Bank 36(对应于X1Y3),并使用Bank 36中的MMCM。 我首先使用BUFMR,然后在X1Y3中使用BUFR。 外部输入引脚位于Bank 35(对应X1Y2),因此BUFR应位于X1Y3中。 我使用“set_property LOC BUFR_X1Y3 [get_cells BUFR_inst1]”将BUFR定位到X1Y3。 但每次合成后,BUFR_inst1都位于X1Y0中。 似乎“set_property LOC”根本不起作用。 BUFMR无法达到X1Y0并导致错误。 有人知道原因吗? 感谢您的回答。 |
|
相关推荐
5个回答
|
|
您确实遇到了“时钟资源”指南中提到的限制之一(请参阅“时钟资源指南”中的“单时钟驱动多个CMT”部分)。
从CC引脚到相邻区域的CMT的连接有限。 Memory接口正在利用那些CMT骨干资源。 当您通过BUFH从左侧CC I / O向右驱动MMCM时,MMCM将不会补偿输入路径中的延迟。 在原帖中查看解决方案 |
|
|
|
如果应用约束并且找不到相应的单元格,我相信该工具应该报告一个严重警告。
你能检查一下吗? BUFR_inst1是否出现在您设计的顶层文件中? 如果没有,请提供存在BUFR_inst1的模块的层次结构。 -------------------------------------------------- ----------------------------别忘了回复,给予kudo并接受为解决方案--------- -------------------------------------------------- ------------------- |
|
|
|
谢谢!
我找到了原因。 每个时钟区域只有1个MMCM和1个PLL,因此MMCM的位置看起来像MMCME2_ADV_X1Y1并且对应于时钟区域索引。 但每个时钟区域有4个BUFR,因此时钟区域X1Y3中的BUFR来自BUFR_X1Y12到BUFR_X1Y15。 不幸的是,在我将BUFR定位到BUFR_X1Y12并将MMCM定位到MMCME2_ADV_X1Y3之后,Vivado仍然无法将外部时钟路由到正确的BUFR和MMCM。 我认为DDR3 MIG会导致这个问题。 如果我移除3个存储区中的DDR3 SODIMM MIG,则时钟路由通过。 如果我添加DDR3 SODIMM MIG,则路由失败。 我不知道为什么。 最后,我将外部输入引脚更改为时钟区域X0Y6,并使用BUFH将其路由到X1Y6(我必须在右列使用MMCM)。 |
|
|
|
您确实遇到了“时钟资源”指南中提到的限制之一(请参阅“时钟资源指南”中的“单时钟驱动多个CMT”部分)。
从CC引脚到相邻区域的CMT的连接有限。 Memory接口正在利用那些CMT骨干资源。 当您通过BUFH从左侧CC I / O向右驱动MMCM时,MMCM将不会补偿输入路径中的延迟。 |
|
|
|
|
|
|
|
只有小组成员才能发言,加入小组>>
2174 浏览 7 评论
2612 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2082 浏览 9 评论
3153 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2199 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
435浏览 1评论
1532浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2181浏览 0评论
512浏览 0评论
1652浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-5-4 10:13 , Processed in 1.033752 second(s), Total 77, Slave 61 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号