完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
在Virtex 6上,是否可以创建有线或两个BUFR来在同一个区域时钟网络上实现2:1时钟多路复用器(没有输入时钟也没有输出时钟离开专用时钟路由)?
这将是BUFGMUX的区域等价物。 看来这应该是可行的(我认为结构会实现这一点)但我不知道如何约束/欺骗ISE工具来做到这一点。 谢谢, -acr4 以上来自于谷歌翻译 以下为原文 On a Virtex 6, is it possible to create a wired-or of two BUFR's to implement a 2:1 clock mux onto the same regional clock net (without either input clock nor the output clock leaving the dedicated clock routes)? This would be the regional equivalent of a BUFGMUX. It seems that this should be feasible (I think the fabric would implement this) but I don't know how to constraint/trick the ISE tools into doing this. Thanks, -acr4 |
|
相关推荐
1个回答
|
|
无论使用哪种功能,都无法在FPGA中创建有线OR(旧的和现在过时的系列都有三态缓冲器)。
------您是否尝试在Google中输入问题? 如果没有,你应该在发布之前。太多结果? 尝试添加网站:www.xilinx.com 以上来自于谷歌翻译 以下为原文 It is not possible to create a wired OR in an FPGA (older and now obsolete families did have tri-state buffers) regardless of the feature that is used. ------Have you tried typing your question into Google? If not you should before posting. Too many results? Try adding site:www.xilinx.com |
|
|
|
只有小组成员才能发言,加入小组>>
2357 浏览 7 评论
2777 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2246 浏览 9 评论
3322 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2410 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
723浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
516浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
326浏览 1评论
730浏览 0评论
1929浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-4 23:31 , Processed in 1.366541 second(s), Total 77, Slave 61 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号