完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
我的设计无法路由，我关闭时钟专用路由以帮助调试。
我现在有一条似乎相互矛盾的警告信息： 地点：1364 - 无法安置的位置！ 已发现BUFDS / BUFR时钟组件对未放置在可路由的BUFDS / BUFR站点对上。 BUFDS组件位于站点。 相应的BUFR组件放置在现场。 如果BUFDS和BUFR都放在同一个时钟区域，则该对可以使用它们之间的快速路径。 您可能想要分析存在此问题的原因并进行更正。 这通常是一个错误，但CLOCK_DEDICATED_ROUTE约束已应用于COMP.PIN，允许您的设计继续。 此约束禁用与指定的COMP.PIN相关的所有时钟布局器规则。 PAR中的此放置是不可用的，因此，应在您的设计中修复此错误情况。 鉴于gtxe1和bufr都在X0Y3中它们不在同一个时钟区域？ 以上来自于谷歌翻译 以下为原文 I have a design which failed to route, to which i turned off clock dedicated routing to help debug. I now have a warning message which seems contradictory: Place:1364 - Unroutable Placement! A BUFDS / BUFR clock component pair have been found that are not placed at a routable BUFDS / BUFR site pair. The BUFDS component placed at site same clock region. You may want to analyze why this problem exists and correct it. This is normally an ERROR but the CLOCK_DEDICATED_ROUTE constraint was applied on COMP.PIN This constraint disables all clock placer rules related to the specified COMP.PIN. This placement is UNROUTABLE in PAR and therefore, this error condition should be fixed in your design. Given that the gtxe1 and bufr are both in X0Y3 are they not in the same clock region? 
0
|
|
相关推荐
4个回答
|
|
|
哪个FPGA？什么版本的ISE？
------------------------------------------“如果它不起作用 模拟，它不会在板上工作。“ 以上来自于谷歌翻译 以下为原文 Which FPGA? What version of ISE? ------------------------------------------ "If it don't work in simulation, it won't work on the board." |
|
|
|
|
|
>鉴于gtxe1和bufr都在X0Y3中它们不在同一个时钟区域？
每种资源类型都位于单独的XY网格上，因为行和列中的每个资源都有不同的数量。 您需要找到GTX位置附近的BUFR位置。 FPGA编辑器是一种很好的方法。 ------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com 以上来自于谷歌翻译 以下为原文 > Given that the gtxe1 and bufr are both in X0Y3 are they not in the same clock region? Each resource type is on a separate XY grid, because there are different numbers of each resource both in the rows and columns. You need the find the BUFR location that is near the GTX location. FPGA Editor is a good way of doing this. ------Have you tried typing your question into Google? If not you should before posting. Too many results? Try adding site:www.xilinx.com |
|
|
|
|
|
谢谢mcgett - 你是对的，我在编辑器中找到了正确的bufr
以上来自于谷歌翻译 以下为原文 Thanks mcgett - you were correct and I have found the correct bufr in the editor |
|
|
|
|
|
只是想提一下，PlanAhead有一个新的时钟资源视图（见下面的快照），这在这里很有用。
您可能还想查看ADEPT时钟区域视图。 sniperchild写道： 谢谢mcgett - 你是对的，我在编辑器中找到了正确的bufr 干杯，吉姆 以上来自于谷歌翻译 以下为原文 Just thought to mention that PlanAhead has a new clock resources view (see the snapshot below) that can be useful here. You may also want to check out ADEPT clock region view. sniperchild wrote: Cheers, Jim |
|
|
|
|
只有小组成员才能发言，加入小组>>
2429 浏览 7 评论
2830 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2298 浏览 9 评论
3378 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2468 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1295浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
592浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
455浏览 1评论
2010浏览 0评论
736浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1849
评论
淘帖
180
