完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
571
|
你好
我想在我的设计中使用我的VC707板的BUFR。 为此，我使用了模板 __________________________________________________________________________________________ wire clk200MHzBUFR; BUFR＃（。BUFR_DIVIDE（“BYPASS”），//值：“BYPASS，1,2,3,4,5,6,7,8”.SIM_DEVICE（“”7SERIES“”）//必须设置为“ 7SERIES“）BUFR_inst（.O（clk200MHzBUFR），// 1位输出：时钟输出端口.CE（0），// 1位输入：高电平有效，时钟使能（仅限分频模式）.CLR（0）， // 1位输入：高电平有效，异步清零（仅限分频模式）.I（clk200MHz）// 1位输入：由IBUF，MMCM或本地互连驱动的时钟缓冲输入）; __________________________________________________________________________________________ 但是我得到了错误 __________________________________________________________________________________________ [Synth 8-993] BUFR是一种未知类型 __________________________________________________________________________________________ 我犯了一个愚蠢的错误吗？ 
0
|
|
相关推荐
3个回答
|
|
|
嗨，
试试这个代码，应该可行。 第3行有7SERIES的额外报价。我删除它们并通过合成。 BUFR＃（。BUFR_DIVIDE（“BYPASS”），//值：“BYPASS，1,2,3,4,5,6,7,8”.SIM_DEVICE（“7SERIES”）//必须设置为“7SERIES” ）BUFR_inst（.O（clk200MHzBUFR），// 1位输出：时钟输出端口.CE（0），// 1位输入：高电平有效，时钟使能（仅限分频模式）.CLR（0），// 1位输入：高电平有效，异步清零（仅限分频模式）.I（clk200MHz）// 1位输入：由IBUF，MMCM或本地互连驱动的时钟缓冲输入）; 谢谢， 迪皮卡。 谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星） |
|
|
|
|
|
|
|
|
|
|
|
再一次问好
Vivado 2014.4.1的模板中有额外的引号。 我没注意到这一点。 谢谢您的回答。 Vivado的错误消息未指定语法错误。 相反，它给出了一个关于无法识别BUFR的错误。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2458 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1117浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
447浏览 1评论
2002浏览 0评论
725浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
2269
