完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
关于正确配置ISERDESE2进行操作，我有一个问题。
我之前有一个IDELAYE2，因此输入被路由到DDLY输入。 当置位复位时，所有Q输出变为低电平。 当复位无效时，4个输出变为高电平，4个输出变为低电平。 通过适当的时钟和数据输入，输出保持静态。 我有以下外部连接： DDLY =数据输入 CLK = 462.96MHz CLKB = 462.96MHz倒置 CLKDIV 15.74MHz CE1 = 1 CE2 = 1 RST =与CLKDIV同步的0到1转换 属性设置为： 参数DATA_RATE =“DDR”; 参数整数DATA_WIDTH = 8; 参数DYN_CLKDIV_INV_EN =“FALSE”; 参数DYN_CLK_INV_EN =“FALSE”; 参数INTERFACE_TYPE =“NETWORKING”; 参数IOBDELAY =“NONE”; 参数整数NUM_CE = 2; 参数OFB_USED =“FALSE”; 参数SERDES_MODE =“MASTER”; 有什么我想念的吗？ 谢谢， -j 
0
|
|
相关推荐
2个回答
|
|
|
根据462.96时钟和8的宽度，CLKDIV应为57.87。
------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2379 浏览 7 评论
2794 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2261 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2427 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
755浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
543浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
364浏览 1评论
1960浏览 0评论
681浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
3567
评论
淘帖
2469
