完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,
我对ISERDESRE2如何构建其输出表示怀疑。 如果我将位滑动为零,则它不会在与clk_div_in相同的阶段构建输出。 它给出了一些重新排列的形式,我可以从波形中解读。框架不会启动clk_div_in。 问题是,通过deault,它不应该将wrt反序列化为clk_div_in ex 1:7 desrialzer: inp:0010000 o / p不是0 0 1 0 0 0 0 或者与此相反。 它给出了一个不同的op,它是这个的移位版本。 那么,你是否必须总是有一个训练模式来使用ISERDESE2。 如果没有,是否有任何默认值,它总是移动输出。 以上来自于谷歌翻译 以下为原文 Hi, I just had a doubt regarding how ISERDESRE2 frames its output. If i give bit slip as zero , it doesnt frame the ouput in the same phase as clk_div_in. It gives some rearranged form, which i can decipher from the wave forms.the frame doesnt start alng the clk_div_in. THe question is , by deault , shouldnt it deserialize wrt to clk_div_in ex 1:7 desrialzer : inp: 0010000 o/p is not 0 0 1 0 0 0 0 or the reverse of this. It gives a different op, which is a shifted version of this. So , do u have to always have a training pattern to use ISERDESE2. If not, is there any default value by which it always shifts the output. |
|
相关推荐
3个回答
|
|
请看这个论坛帖子。
Avrum 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 Please see this forum post. Avrum View solution in original post |
|
|
|
|
|
|
|
@avrumw
非常感谢。 这有帮助。 我假设如果没有给出帧时钟,则需要将rxclk_div作为帧时钟。 以上来自于谷歌翻译 以下为原文 @avrumw Thanks a lot. That helps. I assumed that if no frame clock is given, it would take the rxclk_div would be taken as the frame clock. |
|
|
|
只有小组成员才能发言,加入小组>>
2379 浏览 7 评论
2794 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2261 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2427 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
755浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
543浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
364浏览 1评论
1960浏览 0评论
681浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-22 01:25 , Processed in 1.303012 second(s), Total 81, Slave 65 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号