完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
4025
|
您不必使用ISERDES进行输入反序列化 - 您可以在结构中进行反序列化。
ISERDES唯一真正需要的是非常高速的接口; ISERDES允许仅在ISERDES的高速侧处理高速信号，因此没有高速时钟进入FPGA的核心（即它仅通过BUFIO驱动I / O时钟网络）。 在400Mbps DDR时，时钟为200MHz。 您可以在FPGA架构中轻松处理这个问题; 使用IDDR捕获数据，然后将IDDR中的2位数据移入另外8个级的移位寄存器，将它们连接在一起，得到18位数据。 数据仍然是200MHz时钟，每9个时钟只有一个字，但这都不是问题。 如果您不想在内部使用200MHz时钟，则可以在1：6反序列化中使用ISERDES。 在这里，您的低速时钟（CLKDIV）将为66.66MHz，每个时钟您将获得6位数据。 通过额外的2级移位寄存器将它们连接在一起，每隔3个时钟在66.66MHz处获得18位。 如果您真的希望在22.222MHz时钟上使用它，则可以将其传输到该域，但是您需要ISERDES的“中间”66.666MHz域。 当然，在所有这些机制中，你将不得不做自己的框架; IDDR没有bitlip，ISERDES只会在6组中进行BITSLIP。但是，所需的任何框架都可以通过结构实现的桶形移位器来完成。 ISERDES不能直接从200MHz DDR信号转到22.222MHz 18位信号（由于反序列化限制为14）。 Avrum 在原帖中查看解决方案 |
|
|
|
|
|
您不必使用ISERDES进行输入反序列化 - 您可以在结构中进行反序列化。
ISERDES唯一真正需要的是非常高速的接口; ISERDES允许仅在ISERDES的高速侧处理高速信号，因此没有高速时钟进入FPGA的核心（即它仅通过BUFIO驱动I / O时钟网络）。 在400Mbps DDR时，时钟为200MHz。 您可以在FPGA架构中轻松处理这个问题; 使用IDDR捕获数据，然后将IDDR中的2位数据移入另外8个级的移位寄存器，将它们连接在一起，得到18位数据。 数据仍然是200MHz时钟，每9个时钟只有一个字，但这都不是问题。 如果您不想在内部使用200MHz时钟，则可以在1：6反序列化中使用ISERDES。 在这里，您的低速时钟（CLKDIV）将为66.66MHz，每个时钟您将获得6位数据。 通过额外的2级移位寄存器将它们连接在一起，每隔3个时钟在66.66MHz处获得18位。 如果您真的希望在22.222MHz时钟上使用它，则可以将其传输到该域，但是您需要ISERDES的“中间”66.666MHz域。 当然，在所有这些机制中，你将不得不做自己的框架; IDDR没有bitlip，ISERDES只会在6组中进行BITSLIP。但是，所需的任何框架都可以通过结构实现的桶形移位器来完成。 ISERDES不能直接从200MHz DDR信号转到22.222MHz 18位信号（由于反序列化限制为14）。 Avrum |
|
|
|
|
|
谢谢Avrum，
我实际上犯了一个错误，数据速率是800Mbps，其中时钟频率是400MHZ。 但我想答案是，因为它是一个2线传输，我可以使用2个2级级ISERDESE2，每个处理一个10位线，对吗？ |
|
|
|
|
只有小组成员才能发言，加入小组>>
2379 浏览 7 评论
2794 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2261 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2427 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
755浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
543浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
364浏览 1评论
1960浏览 0评论
681浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
15
