完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，
我正在将我的IP从Spartan 3（ISE）迁移到artix7（VIVADO）。 我注意到以下内容 为VIVADO中的FIR滤波器设计生成的IP接口与ISE Core gen中生成的IP接口不同。 我可以知道背后的原因吗？ 是否有解决方法以确保两个接口都相同。 带着敬意 Vintu 
0
|
|
相关推荐
3个回答
|
|
|
嗨，
接口改变背后的具体原因是坚持行业标准并拥有所有核心类似的接口。 有关接口更改，请参阅PG149或DS795中的“从版本5.0到版本6 / 7.x的端口更改.x”。 此外，在“XCO参数更改”表中可以看到核心设置的变化很少 希望这澄清一下 问候， Vanitha。 -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索， 您可能会找到相关信息。请留下帖子 - “接受为解决方案”，如果提供的信息有用且回复，请给予赞誉 在原帖中查看解决方案 |
|
|
|
|
|
|
|
|
2020-7-19 08:42:59
评论
|
|
|
嗨，
接口改变背后的具体原因是坚持行业标准并拥有所有核心类似的接口。 有关接口更改，请参阅PG149或DS795中的“从版本5.0到版本6 / 7.x的端口更改.x”。 此外，在“XCO参数更改”表中可以看到核心设置的变化很少 希望这澄清一下 问候， Vanitha。 -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索， 您可能会找到相关信息。请留下帖子 - “接受为解决方案”，如果提供的信息有用且回复，请给予赞誉 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2360 浏览 7 评论
2780 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2247 浏览 9 评论
3324 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2413 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
729浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
524浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
336浏览 1评论
742浏览 0评论
1935浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1326
淘帖
3413
