完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
嗨,
我为Virtex-6实例化了一个IODELAYE1。 我使用X_IODELAYE1.v和IODELAYE1.v进行模拟。 两者都给出了相同的结果。 IDELAY_TYPE是“VAR_LOADABLE”,REFCKF_FREQUENCY是200.0(默认值) 如果我将CNTVALUEIN设置为31(最高抽头),那么我得到2.5 ns的DATAOUT延迟(应该是5 ns而不是?)。 如果我订 CNTVALUEIN为15,那么DATAOUT延迟为1.3 ns(应该是2.5 ns呢?) 这些延迟是否正确? 如果是这样,这些数字来自哪里? 问候, |
|
相关推荐
1个回答
|
|
是的,模拟的延迟是正确的。
数据来自数据表(请参阅下面快照中红色矩形的延迟分辨率)。 trivo5k写道: 嗨, 我为Virtex-6实例化了一个IODELAYE1。 我使用X_IODELAYE1.v和IODELAYE1.v进行模拟。 两者都给出了相同的结果。 IDELAY_TYPE是“VAR_LOADABLE”,REFCKF_FREQUENCY是200.0(默认值) 如果我将CNTVALUEIN设置为31(最高抽头),那么我得到2.5 ns的DATAOUT延迟(应该是5 ns而不是?)。 如果我订 CNTVALUEIN为15,那么DATAOUT延迟为1.3 ns(应该是2.5 ns呢?) 这些延迟是否正确? 如果是这样,这些数字来自哪里? 问候, 干杯,吉姆 |
|
|
|
只有小组成员才能发言,加入小组>>
2385 浏览 7 评论
2800 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2264 浏览 9 评论
3336 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2433 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
763浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
548浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
377浏览 1评论
1971浏览 0评论
688浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-26 19:09 , Processed in 1.206808 second(s), Total 75, Slave 59 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号