完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
我在设计中需要iodelay1块，但是从模拟开始，我在ny datain和dataout之间的延迟并不像预期的那样。
它显示没有我的cnt值的延迟。 请帮我解决这个问题。 
0
|
|
相关推荐
8个回答
|
|
|
嗨，你在运行行为模拟吗？如果是的话，尝试运行路径后模拟（时序模拟）。谢谢
-------------------------------------------------- ------------------------------------------您是否尝试在Google中输入问题？ ？ 如果没有，你应该在发布之前。 此外，MARK这是一个答案，以防它有助于解决您的查询/问题。给予帮助您找到解决方案的帖子。 |
|
|
|
|
|
|
|
|
|
|
|
嗨，
要遵循的步骤： 1.实施设计。 2.双击帖子位置和路线模拟模型（下面的快照） 3.然后切换到模拟（下面的快照） 4.然后双击“模拟后置放置和路径模拟” 谢谢 -------------------------------------------------- ------------------------------------------您是否尝试在Google中输入问题？ ？ 如果没有，你应该在发布之前。 此外，MARK这是一个答案，以防它有助于解决您的查询/问题。给予帮助您找到解决方案的帖子。 |
|
|
|
|
|
这是对IDELAYCTRL的要求是这个连接权
|
|
|
|
|
|
完成它仍然有同样的问题
|
|
|
|
|
|
你能分享测试用例来重现这个问题吗？
-------------------------------------------------- ---------------------------------------------请将帖子标记为 如果提供的信息能够回答您的问题/解决您的问题，请“接受为解决方案”。给予您认为有用的帖子。 |
|
|
|
|
|
延迟不是基于抽头值
我需要iodelay的var_loadable模式 从他们给出的数据表中，延迟是基于我们给iodelay1块的cntvalue 我也不明白使用idelayctrl |
|
|
|
|
|
我认为你应该将IDELAYCTRL的RDY输出的反转连接到IODELAYE1的RST输入。
这将确保只有在IDELAYCTRL就绪后才能使IODELAY运行。请注意，如果RDY输出变为低电平则必须重置idelayctrl，因为稍后没有REFCLK。 -------------------------------------------------- ----------------------------别忘了回复，给予kudo并接受为解决方案--------- -------------------------------------------------- ------------------- |
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2459 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1142浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
447浏览 1评论
2002浏览 0评论
726浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
691
评论
淘帖
1423
